-
公开(公告)号：CN106796886A
公开(公告)日：2017-05-31
申请号：CN201580046055.9
申请日：2015-07-22
Applicant: 住友电气工业株式会社
IPC: H01L21/336 , H01L21/20 , H01L29/12 , H01L29/78
Abstract: 一种碳化硅外延层(120)，包括：第一杂质区(61)，其具有第一导电类型；第二杂质区(62)，其被设置为与所述第一杂质区(61)接触并且具有与所述第一导电类型不同的第二导电类型；以及第三杂质区(63)，其和所述第一杂质区(61)由所述第二杂质区(62)分开并且具有所述第一导电类型。栅极绝缘膜(57)与所述第一杂质区(61)、所述第二杂质区(62)和所述第三杂质区(63)接触。沟槽部(20)形成在所述第一杂质区(61)的表面(161)中，所述表面(161)与所述栅极绝缘膜(57)接触，所述沟槽部(20)在沿所述表面(161)的方向上延伸，所述沟槽部(20)在所述一个方向上的宽度为所述沟槽部(20)在垂直于所述一个方向的方向上的宽度的两倍或者两倍以上，所述沟槽部(20)距所述表面(161)的最大深度不超过10nm。
-
公开(公告)号：CN105580111A
公开(公告)日：2016-05-11
申请号：CN201480053018.6
申请日：2014-08-05
Applicant: 住友电气工业株式会社
Inventor： 堀井拓
IPC: H01L21/265 , H01L21/336 , H01L29/12 , H01L29/78
CPC classification number: H01L21/0465 , H01L21/02115 , H01L21/02252 , H01L21/0445 , H01L21/0455 , H01L21/046 , H01L21/049 , H01L29/1608 , H01L29/6606 , H01L29/66068 , H01L29/7802 , H01L29/872
Abstract: 一种制造碳化硅半导体器件的方法，包括：制备具有第一主表面(P1)和位于第一主表面(P1)的相反侧的第二主表面(P2)的碳化硅衬底(100)的步骤(S1)、通过利用杂质掺杂第一主表面(P1)在碳化硅衬底(100)中形成掺杂区的步骤(S2)、在第一主表面(P1)上形成第一保护膜(10)的步骤(S3)和在第二主表面(P2)上形成第二保护膜(20)的步骤(S4)，形成第一保护膜(10)的步骤(S3)是在形成掺杂区的步骤(S2)之后执行的，该方法还包括在第一主表面(P1)的至少一部分被第一保护膜(10)覆盖并且第二主表面(P2)的至少一部分被第二保护膜(20)覆盖的情况下通过进行退火来激活掺杂区中包括的杂质的步骤(S5)。
-
Patent Agency Ranking
公开(公告)号：CN105074886A
公开(公告)日：2015-11-18
申请号：CN201480007910.0
申请日：2014-01-17
Applicant: 住友电气工业株式会社
IPC: H01L21/336 , H01L21/28 , H01L21/768 , H01L29/12 , H01L29/78
Abstract: 一种碳化硅衬底(10)，其具有被设置为与第一主表面(10a)相接触的栅绝缘膜(20)，具有被设置为与栅绝缘膜(20)相接触的栅电极(30)，且具有从第一主表面(10a)暴露出的源区(15)。利用掩模层(45)，通过针对层间绝缘膜(40)执行第一各向同性蚀刻，具有第一内壁表面(46a)的第一凹进部(46)被形成在层间绝缘膜(40)中。利用掩模层(45)，通过针对层间绝缘膜(40)和栅绝缘膜(20)执行第一各向异性蚀刻且由此从栅绝缘膜(20)暴露源区(15)而形成具有第二内壁表面(47a)的第二凹进部(47)。形成被布置为与第一内壁表面(46a)和第二内壁表面(47a)相接触并且被电连接至源电极(50)的互连(60)。因此，可提供能提高互连可靠性的碳化硅半导体器件以及制造该碳化硅半导体器件的方法。
-
公开(公告)号：CN103907176A
公开(公告)日：2014-07-02
申请号：CN201280053287.3
申请日：2012-05-22
Applicant: 住友电气工业株式会社
IPC: H01L21/28 , H01L21/3205 , H01L21/336 , H01L21/768 , H01L23/522 , H01L23/532 , H01L29/12 , H01L29/417 , H01L29/78
CPC classification number: H01L21/046 , H01L21/0485 , H01L21/049 , H01L29/45 , H01L29/66068 , H01L29/7802 , H01L2924/0002 , H01L2924/00 , H01L29/7827
Abstract: 一种制备MOSFET(1)的方法，包括：制备碳化硅衬底(10)的步骤；形成与衬底(10)进行欧姆接触的漏电极(51)的步骤；以及形成与漏电极(51)的顶部接触的背表面焊盘电极(80)的步骤。在漏电极(51)形成步骤中，形成包括含有Ti和Si的合金的漏电极(51)。而且，所形成的背表面焊盘电极(80)被维持在300℃或更低的温度，直至MOSFET(1)制备完成。该配置使得能够条制备工艺的效率，同时实现电极间良好的粘附性。
-
公开(公告)号：CN102119443B
公开(公告)日：2013-08-14
申请号：CN200980131020.X
申请日：2009-07-23
Applicant: 住友电气工业株式会社
IPC: H01L29/47 , H01L21/28 , H01L29/872
CPC classification number: H01L29/872 , H01L29/0611 , H01L29/08 , H01L29/2003 , H01L29/402 , H01L29/475 , H01L29/66143
Abstract: 一种制造肖特基势垒二极管(11)的方法包括以下步骤。首先，准备GaN衬底(2)。在GaN衬底(2)上形成GaN层(3)。形成肖特基电极(4)，该电极包括由Ni或Ni合金制成的且与GaN层(3)接触的第一层。形成肖特基电极(4)的步骤包括形成金属层以用作肖特基电极(4)的步骤以及热处理金属层的步骤。与肖特基电极(4)接触的GaN层(3)的区域具有1×108cm-2或更小的位错密度。
-
公开(公告)号：CN102511074A
公开(公告)日：2012-06-20
申请号：CN201180003852.0
申请日：2011-02-25
Applicant: 住友电气工业株式会社
IPC: H01L21/02 , H01L21/336 , H01L29/12 , H01L29/78
CPC classification number: H01L29/7802 , H01L21/2007 , H01L21/3247 , H01L29/045 , H01L29/1608 , H01L29/66068
Abstract: 本发明公开了一种能够降低制造成本的用于制造碳化硅衬底的方法，该方法包括下列步骤：准备基底衬底(10)和SiC衬底(20)；通过在彼此的顶部上放置基底衬底(10)和SiC衬底(20)来制造层叠衬底；通过加热接合衬底来制作接合衬底(3)；通过加热接合衬底(3)使基底衬底(10)的温度高于SiC衬底(20)的温度而使在接合界面(15)处形成的空洞(30)在接合衬底(3)的厚度方向上移动；以及通过去除在与SiC衬底(20)相反侧上包括主要衬底(10B)的基底衬底(10)的区域来去除空洞(30)。
-
公开(公告)号：CN101569014B
公开(公告)日：2011-01-12
申请号：CN200880001214.3
申请日：2008-08-22
Applicant: 住友电气工业株式会社
IPC: H01L29/47 , H01L29/41 , H01L29/872
CPC classification number: H01L29/872 , H01L21/0495 , H01L29/2003 , H01L29/402 , H01L29/66143 , H01L29/66212
Abstract: 一种肖特基势垒二极管(1)，包括：GaN自支撑衬底(2)，其具有表面(2a)；GaN外延层(3)，其形成在表面(2a)上；以及绝缘层(4)，其形成在GaN外延层(3)的表面(3a)上，并且在其上形成开口。肖特基势垒二极管(1)还提供有电极(5)。电极(5)由肖特基电极和场板电极构成，所述肖特基电极被形成在开口内，以使其与GaN外延层(3)接触，所述场板电极连接到肖特基电极并且被形成为与绝缘层(4)重叠。GaN自支撑衬底(2)的位错密度是1×108cm-2或更少。
-
-
-
-
-
-
Search Results
37
records
(took 0.036 seconds)
