-
公开(公告)号：CN114399037A
公开(公告)日：2022-04-26
申请号：CN202210293602.5
申请日：2022-03-24
Applicant: 之江实验室
Abstract: 本发明公开了基于忆阻器的卷积神经网络加速器核心的模拟方法及装置，支持除常见的正负权值映射形式外还支持补码形式的RRAM权重映射，通过将RRAM核心与外围电路抽象成各个模块并将位移寄存器与RRAM的卷积过程封装成更粗粒度的事务，在保证模型功能与精度的前提下简化芯片上外围数字电路的模型结构。本发明利用高级语言搭建RRAM核心的TLM模型，支持模拟RRAM核心的功耗、延迟、算力、面积等关键参数，比传统RTL模型仿真速度快1000倍以上，帮助芯片设计人员在芯片RTL模型完成前对芯片特性进行研究，缩短芯片的研发周期。
-
公开(公告)号：CN113870921B
公开(公告)日：2022-03-18
申请号：CN202111456209.5
申请日：2021-12-02
Applicant: 之江实验室
IPC: G11C13/00
Abstract: 本发明公开了一种忆阻器阵列上符号数映射方法，该映射方法将有符号数以补码的表达形式直接映射在忆阻器阵列上，并依据不同映射数的位宽以及忆阻器精度获得映射方案。首先，需要确认当前忆阻器类型器件为二值还是多值，如果是多值器件需再确认单元精度；然后，确定所映射符号数的位宽，并将符号数转为补码形式下的二进制数；最后，得出该符号数映射方案。本发明适用于神经网络计算，该方法映射符号数所占用忆阻器资源消耗小，通用性强，数值覆盖范围和实际表达范围一样。
-
公开(公告)号：CN119132363A
公开(公告)日：2024-12-13
申请号：CN202411066411.0
申请日：2024-08-05
Applicant: 之江实验室
IPC: G11C13/00
Abstract: 本说明书公开了一种基于忆阻器非线性权重映射的最短路径确定方法，在本说明书提供的基于忆阻器的最短路径确定方法中，根据待施加电压脉冲信号的输入电压，以及硬件电路中第二忆阻器的阈值转换电压、跨阻放大器的等效电阻的阻值、负载电阻的阻值、第二忆阻器的高电阻值，确定图数据中各条边的权重的映射值，并根据各映射值，设置突触阵列中各第一忆阻器的电导值。从而通过基于忆阻器的硬件电路，采用存内计算方式，实现图数据最短路径的计算，相比于软件实现的最短路径算法，加快了最短路径算法的计算效率。
-
公开(公告)号：CN117787358B
公开(公告)日：2024-07-30
申请号：CN202410064436.0
申请日：2024-01-16
Applicant: 之江实验室
IPC: G06N3/0495 , G06N3/063
Abstract: 本说明书提供的一种基于阻变存储器的模型量化方法、装置以及设备中，通过根据待量化模型构建压缩模型，确定压缩模型各网络层预设的输入位宽和预设的权重位宽，然后再将训练样本输入所述压缩模型，确定输出结果，根据所述输出结果以及所述训练样本对应标注之间的差异，确定损失；以所述损失最小为优化目标，调整所述压缩模型的各网络层的所述输入位宽以及所述权重位宽，并确定若干组符合优化条件的输入位宽以及权重位宽，根据压缩模型的模型精度确定各网络层对应的输入位宽以及权重位宽。使得量化后的模型在保证模型精度满足要求的前提下，可通过阻变存储器精确表示模型的权重，增大了阻变存储器的资源利用率。
-
公开(公告)号：CN117893396A
公开(公告)日：2024-04-16
申请号：CN202410117387.2
申请日：2024-01-26
Applicant: 之江实验室
IPC: G06T1/60 , G06T7/13 , G06N3/0464 , G06T1/20
Abstract: 本说明书公开了一种基于阻变存储器的图像边缘检测任务执行方法及装置，在获取原始图像并确定出原始图像中各像素点对应的灰度值后，通过预先配置的第一阻变存储器确定出原始图像中各像素点对应的横向梯度值以及纵向梯度值，而后针对每个像素点，将该像素点对应的横向梯度值以及纵向梯度值转化为该像素点对应的第三电压值对，从而根据第二阻变存储器在此第三电压值对对应的电压的控制下输出的电流的电流值，确定出该像素点对应的初始边缘特征数据，进而根据原始图像中各像素点对应的初始边缘特征数据，执行边缘检测任务。通过第一阻变存储器以及第二阻变存储器对原始图像中各像素点对应的灰度值进行预处理，提高了图像边缘检测任务的执行效率。
-
Patent Agency Ranking
公开(公告)号：CN117289896A
公开(公告)日：2023-12-26
申请号：CN202311547164.1
申请日：2023-11-20
Applicant: 之江实验室
Abstract: 本发明公开了一种存算一体基本运算装置，其中：存算一体单元包括至少一个存算一体阵列，每个存算一体阵列包括阵列式排布的若干存算器件，存算器件用于进行权重值存储以及矩阵计算；控制单元用于对存算一体阵列进行控制并结合外部控制信号对写验证模块、读/计算模块进行相应控制；写验证模块用于结合外部输入数据对选通的存算器件进行直接写操作或者写验证操作，进行脉冲宽度及脉冲个数的计算；读/计算模块用于对选通的存算器件或者写验证模块进行读操作，结合外部输入数据进行计算操作并将结果输出至移位器中，并在运算完成后通过控制加/减法器控制运算结果的输出；移位器和加/减法器相连，用于对读/计算模块的计算结果进行乘累加运算操作。
-
公开(公告)号：CN115827170B
公开(公告)日：2023-07-14
申请号：CN202310123062.0
申请日：2023-02-16
Applicant: 之江实验室
IPC: G06F9/455
Abstract: 本发明公开了基于离散事件的计算机体系结构的并行仿真方法及装置，将待仿真的计算机体系结构，按功能与延迟划分与组合成多个关键节点，并给每个关键节点分配一个线程；所有事件队列中的事件，按照事件发生的时间进行排序，时间相同的事件，按照优先级高低进行排序，整个仿真过程共同维护一条共享时间轴；利用前瞻量与路障事件对所有关键节点进行同步。在避免因果关系错误的条件下利用现代计算机的并行计算能力加速仿真过程。本发明将待仿真体系结构系统按功能与延迟划分与组合成多个关键节点，其中划分模块有利于提高仿真系统的并行度，合并低延迟模块有助于扩大前瞻量，降低同步开销，合理的关键节点选择能进一步加速仿真过程。
-
公开(公告)号：CN115204380B
公开(公告)日：2022-12-27
申请号：CN202211118488.9
申请日：2022-09-15
Applicant: 之江实验室
Abstract: 本发明公开了存算一体卷积神经网络的数据存储及阵列映射方法与装置，其中数据存储，除了初始的图像输入采用以行为单位的方式依次存储，在其余卷积神经网络计算过程中的中间特征值都采用多通道混合的方式，采用以数据在特征图中的位置为单位的方式依次存储；在阵列映射中，除了首层卷积层以不同输入通道的卷积核从上往下依次排布，在其余卷积神经网络的阵列映射过程中，结合混合数据存储的方式，将卷积神经网络中的权重混合映射，而全连接层的权重按照顺序依次映射。本发明基于存算一体技术优化了卷积神经网络计算中的数据存储形式，减小了计算过程中需要访问数据存储器的次数，并结合混合映射方法提升了卷积神经网络的计算效率。
-
公开(公告)号：CN114781634A
公开(公告)日：2022-07-22
申请号：CN202210701266.3
申请日：2022-06-21
Applicant: 之江实验室
Abstract: 本发明公开一种基于忆阻器的神经网络阵列的自动映射方法和装置，该方法包括：步骤一，根据神经网络模型，确定所需忆阻器物理阵列参数以及神经网络模型每层的原始计算阵列大小；步骤二，根据忆阻器物理阵列的单次运算能计算的最大卷积数，对原始计算阵列进行分割，获得子计算阵列；步骤三，坐标化忆阻器物理阵列，对子计算阵列按照输入向量数，从多到少排列，映射至忆阻器物理阵列；步骤四，根据步骤二至步骤三的计算阵列的分割记录，对神经网络模型每层的原始计算阵列的输入特征图进行对应的分割，计算出映射后的物理阵列的位置坐标作为所匹配的输入特征图的区域坐标。本发明减少了整体系统所占用的面积，提高了忆阻器阵列的算力和物理利用率。
-
公开(公告)号：CN114677548A
公开(公告)日：2022-06-28
申请号：CN202210579664.2
申请日：2022-05-26
Applicant: 之江实验室
Abstract: 本发明公开了基于阻变存储器的神经网络图像分类系统及方法，系统包括依次连接的输入层、一组卷积层和全连接层，为卷积层配合设置卷积量化层、卷积反量化层、激活层和池化层，方法包括步骤S1：对待分类的图像进行归一化，得到归一化后的图像；步骤S2：对归一化后的图像进行训练集和测试集的构建；步骤S3：构建基于阻变存储器的神经网络模型；步骤S4：将训练集输入到基于阻变存储器的神经网络模型中，进行量化感知训练，得到量化感知训练后的模型参数，包括如下步骤：步骤S5：将测试集图像输入训练好的神经网络，进行进行前向推理测试。
-
-
-
-
-
-
-
-
-
Search Results
54
records
(took 0.026 seconds)
