-
公开(公告)号：CN104979195A
公开(公告)日：2015-10-14
申请号：CN201510416658.5
申请日：2015-07-15
Applicant: 中国科学院半导体研究所
IPC: H01L21/335
CPC classification number: H01L29/66431
Abstract: 一种基于SiC材料的HEMT器件的制备方法，包括：清洗SiC衬底；将AlN薄膜淀积到SiC衬底上；将AlxGa1-xN薄膜淀积到AlN薄膜上；将GaN薄膜淀积到AlxGa1-xN薄膜上；对所述的AlN薄膜、AlxGa1-xN薄膜、GaN薄膜的两侧进行ICP干法刻蚀，形成台面；在台面上制作Ti/Al/Ni/Au的4层金属，退火，形成基片；在基片上面淀积第一Si3N4钝化层；光刻蚀出窗口，在窗口内淀积栅金属电极；在第一Si3N4钝化层和栅金属电极上再次淀积第二Si3N4钝化层；刻蚀掉Ti/Al/Ni/Au的4层金属和栅金属电极上的第一Si3N4钝化层和第二Si3N4钝化层，互连金属完成器件制备。本发明具有高介电常数、高自发极化、高临界电场和晶格匹配的异质材料。
-
公开(公告)号：CN104514034A
公开(公告)日：2015-04-15
申请号：CN201510008972.X
申请日：2015-01-08
Applicant: 中国科学院半导体研究所
Abstract: 本发明一种用于碳化硅生长的高温装置及方法，该装置包括：一外壳，为筒形结构；一生长室，为筒形结构，其位于外壳的中间；一出气管，其固定在生长室的顶部；一温度探测器，其固定在生长室的顶部；一生长源进气管，其位于生长室内的侧壁，且通向生长室的底部；一可旋转载盘，其从上至下通过一轴杆连接至生长室的中间部位；一匀气盘，其固定在生长室的底部；一加热器，其位于生长室的下面，在外壳内，该加热器与生长室之间形成一燃烧室；一保温层，其围绕在生长室的外侧；一排烟管，其一端固定于保温层上与燃烧室相通，另一端经外壳通往室外。本发明可以避免巨大的电力消耗，又可以提高生产效率、降低能耗。
-
公开(公告)号：CN120005243A
公开(公告)日：2025-05-16
申请号：CN202510183641.3
申请日：2025-02-19
Applicant: 中国科学院半导体研究所
Abstract: 本发明提供了一种光致变色薄膜的制备方法，可应用于功能性薄膜材料技术领域，该方法包括：制备二氧化钛（TiO2）与聚(3,4‑乙烯二氧噻吩)‑聚(苯乙烯磺酸盐)（PEDOT:PSS）的混合溶液；准备衬底；将混合溶液置于衬底上，得到待处理样品；对待处理样品进行退火处理，得到二氧化钛@聚(3,4‑乙烯二氧噻吩)‑聚(苯乙烯磺酸盐)（PEDOT:PSS@ TiO2）复合光致变色薄膜。该光致变色薄膜能够在紫外光照射下实现显著的光致变色效果；该光致变色薄膜的变色和褪色过程受到环境湿度和气氛的影响，具有可调节性和良好的稳定性；以及该光致变色薄膜在智能窗、可重写纸张、太阳紫外线检测等领域具有广泛的应用潜力。本发明还提供了一种光致变色薄膜及其应用。
-
公开(公告)号：CN119653782A
公开(公告)日：2025-03-18
申请号：CN202411678886.5
申请日：2024-11-22
Applicant: 北京智芯微电子科技有限公司 , 中国科学院半导体研究所
IPC: H10D1/66 , H10D12/00 , H10D12/01 , H10D30/01 , H10D30/60 , H10D64/27 , H10D64/68 , H10D62/10 , H10D62/83
Abstract: 本发明提供一种抗击穿碳化硅基MOS器件及其制备方法，器件包括：碳化硅外延基片；叠栅结构，包括堆叠的第一栅极氧化物层和第二栅极氧化物层，碳化硅外延基片的第一表面上堆叠有至少两个叠栅结构，第一栅极氧化物层靠近第一表面，第二栅极氧化物层远离第一表面，第一栅极氧化物1的介电常数小于第二栅极氧化物层的介电常数；其中，至少两个叠栅结构被配置为在正负栅压偏置保护栅极氧化物电场，且降低栅极FN遂穿漏电流。
-
公开(公告)号：CN117438472A
公开(公告)日：2024-01-23
申请号：CN202311655586.0
申请日：2023-12-05
Applicant: 中国科学院半导体研究所
IPC: H01L29/78 , H01L29/51 , H01L21/336
Abstract: 本公开提供一种混合栅碳化硅场效应管器件，包括：碳化硅外延层，包括第一导电区域、第二导电区域以及第三导电区域，第二导电区域与第三导电区域位于第一导电区域的两侧，第二导电区域和第三导电区域的导电类型相同，并区别于第一导电区域的导电类型；栅介质层，包括第一栅介质、第二栅介质和第三栅介质，第一栅介质覆盖设置于第一导电区域，第二栅介质覆盖设置于第二导电区域，第三栅介质覆盖设置于第三导电区域；第一栅介质为硅基材料，第二栅介质与第三栅介质被构造成紧邻于第一栅介质的两端，第二栅介质与第三栅介质的介电常数均大于第一栅介质的介电常数。
-
Patent Agency Ranking
公开(公告)号：CN112382655B
公开(公告)日：2022-10-04
申请号：CN202011264915.5
申请日：2020-11-12
Applicant: 中国科学院半导体研究所
IPC: H01L29/06 , H01L29/10 , H01L29/16 , H01L29/423 , H01L21/336 , H01L21/331 , H01L29/739 , H01L29/78
Abstract: 本发明提供一种宽禁带功率半导体器件及制备方法，包括：半导体基片，基片中形成p型掺杂层(40)、n+源区层(50)和p+基区层(60)，在一个元胞范围内p型掺杂层(40)左右分布不对称，n+源区层(50)和p+基区层(60)紧邻；栅电极接触(90)，其底部不超过p型掺杂层(40)的底部，其右侧壁与p型掺杂层(40)的边界紧邻，其左侧壁与p型掺杂层(40)的边界具有间隙，其与基片之间通过栅氧化层(80)隔开；钝化层(100)、源电极金属接触(110)、漏电接触(120)。本发明提供的宽禁带功率半导体器件在一个元胞内包括积累型沟道和反型沟道两种类型，具有很好的导通性能和栅氧化物可靠性。
-
公开(公告)号：CN112117326B
公开(公告)日：2022-02-18
申请号：CN202011029074.X
申请日：2020-09-25
Applicant: 中国科学院半导体研究所
IPC: H01L29/423 , H01L29/16 , H01L29/78 , H01L21/336
Abstract: 本公开提供一种MOS器件的制备方法和MOS器件，该MOS器件包括宽禁带半导体基片和SOI基片，所述宽禁带半导体基片为碳化硅、氮化镓、氧化镓、金刚石中的任意一种，该方法包括：在宽禁带半导体基片的上表面注入硼或氮原子，形成表面掺杂层；在表面掺杂层中注入包含有氢离子的活性基团；对SOI基片的绝缘介质层表面进行等离子激活，使绝缘介质层中形成羟基活性等离子基元；通过表面掺杂层中包含的氢离子和绝缘介质层中包含的羟基活性等离子基元，键合宽禁带半导体基片和SOI基片，对硅介质层进行低温氧化处理，形成栅介质层；在宽禁带半导体基片的下表面依次淀积镍、钛、铝的多层金属，形成背面电极接触；在栅介质层的正面淀积金属薄膜层，形成正面电极接触。
-
公开(公告)号：CN108962977B
公开(公告)日：2021-08-20
申请号：CN201810762721.4
申请日：2018-07-12
Applicant: 中国科学院半导体研究所
IPC: H01L29/06 , H01L29/423 , H01L29/45 , H01L29/78 , H01L21/336 , H01L21/28
Abstract: 本发明提供了一种集成SBD的碳化硅沟槽型MOSFETs及其制备方法。所述MOSFETs的侧墙栅电极接触位于主沟槽侧壁，沟槽底部形成源电极金属接触，并集成肖特基金属接触，第一象限正向导通时，电子自下而上流经沟槽侧壁反型层，形成与传统沟槽型MOSFETs不同的逆向导通沟道；第三象限正向导通时，肖特基二极管率先导通，有效抑制体内寄生PN二极管的导通；反向阻断时，沟槽底部的p型屏蔽层有效屏蔽器件体区的高电场，使得器件栅介质电场和肖特基接触电场大大降低，雪崩发生在器件体区的PN结处。该种集成SBD的碳化硅沟槽型MOSFETs具有较低的总芯片面积，同时满足良好的第一、三象限导通特性及反向阻断能力，且器件的静态、动态工作可靠性均得到提高。
-
公开(公告)号：CN112382659A
公开(公告)日：2021-02-19
申请号：CN202011264978.0
申请日：2020-11-12
Applicant: 中国科学院半导体研究所
IPC: H01L29/423 , H01L29/16 , H01L29/78 , H01L21/336
Abstract: 本发明提供一种元胞内带绝缘结构的功率半导体器件，包括：功率器件元胞单元(100)，栅氧化层(230)、栅电极接触(210)形成于元胞单元(100)上部，复合内绝缘层(220)形成于栅氧化层(230)和栅电极接触(210)的表面；复合内绝缘层(220)自下而上包括致密介质层(300)，高介电常数或高热导率及其组合薄膜层(310)，钝化介质薄膜层(320)；或者复合内绝缘层(220)自下而上包括致密介质层(300)，钝化介质薄膜层(320)，高介电常数或高热导率及其组合薄膜层(310)；源电极接触(200)形成于功率器件元胞单元(100)和复合内绝缘层(220)的上表面。本发明通过改变复合内绝缘层的结构和形貌，提高了功率器件高场可靠性和热稳定性。
-
公开(公告)号：CN108417617B
公开(公告)日：2020-12-15
申请号：CN201810164916.9
申请日：2018-02-27
Applicant: 中国科学院半导体研究所
IPC: H01L29/06 , H01L29/423 , H01L29/45 , H01L29/78 , H01L21/336 , H01L21/28
Abstract: 本公开提供了一种碳化硅沟槽型MOSFETs及其制备方法。所述MOSFETs的栅电极接触位于主沟槽侧壁，沟槽底部形成源电极金属接触，正向导通时，电子自下而上流经沟槽侧壁反型层，形成与传统沟槽型MOSFETs不同的逆向导通沟道；反向阻断时，沟槽底部的源电极金属接触有效屏蔽器件体区的高电场，使得器件栅介质电场大大降低，雪崩发生在器件体区的PN结处，所制备的碳化硅沟槽型MOSFETs具有较低的正向导通电阻和较高的反向阻断能力，且器件的静态、动态工作可靠性得到提高。
-
-
-
-
-
-
-
-
-
Search Results
45
records
(took 0.028 seconds)
