高精度逐次逼近结构ADC的变权重子DAC校正方法

    公开(公告)号:CN107302359B

    公开(公告)日:2020-10-16

    申请号:CN201710475850.0

    申请日:2017-06-21

    Abstract: 本发明提供一种高精度逐次逼近结构ADC的变权重子DAC校正方法,包括启动模数转换器进行采样,采集获取转换曲线;根据模数转换器的分辨率,将转换曲线进行分段;预设用于进行偏移误差校正的校正码;针对每一分段分别采用不同的校正码对偏移误差进行校正;本发明中采用分段校正的方法来实现整个转换曲线的线性化,通过在转换曲线的不同分段中采用不同的权重校正值,来实现对整个转换曲线的线性校正,从而实现了对各种转换误差的综合校正,大大减少了器件本身随模拟输入电压变化造成的匹配误差,满足了宽输入高精度模数转换电路的要求。

    基于延迟锁相的时钟占空比稳定电路

    公开(公告)号:CN107395166B

    公开(公告)日:2020-06-23

    申请号:CN201710587389.8

    申请日:2017-07-18

    Abstract: 本发明提供一种基于延迟锁相的时钟占空比稳定电路,包括:延迟单元,与时钟信号输入端连接,用于对时钟输入信号进行相位延迟;逻辑运算单元,其输入端与延迟单元的输出端连接,用于对相位延迟的信号进行相位检测;电荷泵,其输入端与逻辑运算单元的输出端连接,用于产生与相位差关联的电压信号;压控延迟线单元,用于调节相位;输出缓冲器,其输入端与压控延迟线单元的输出端连接,用于输出时钟信号;本发明电路结构简单,具有结构简单、时钟信号抖动小、建立速度快和占空比均衡等优点,满足高速数据转换器等产品的需求,解决了时钟信号质量较差的情况下对动态性能影响的问题。

    一种内嵌参考电压的LDO
    34.
    发明公开

    公开(公告)号:CN105867506A

    公开(公告)日:2016-08-17

    申请号:CN201610232201.3

    申请日:2016-04-14

    CPC classification number: G05F1/565

    Abstract: 本发明涉及一种内嵌参考电压的LDO,包括启动电路、PTAT电流产生器、跨阻放大器、带有频率补偿的误差放大器、功率驱动管和反馈网络;所述启动电路与PTAT电流产生器连接,所述跨阻放大器对流过反馈网络的电流和PTAT电流产生器产生的电流进行运算,然后转换为电压信号V1,电压信号V1通过误差放大器放大得到控制电压Vc,控制电压信号Vc控制功率驱动管MP的栅极以调整流经反馈网络的电流;所述跨阻放大器与误差放大器的连接端与频率补偿单元的一端连接,所述功率驱动管与反馈网络的连接端与频率补偿单元的另一端连接。反馈网络和PTAT电流产生器在跨阻放大器和误差放大器的控制下能产生基准参考电压,而无需独立的基准参考电压,能降低LDO的静态功耗。

    带两级分段共享运算放大器的乘法型数模转换器

    公开(公告)号:CN102291149B

    公开(公告)日:2014-04-02

    申请号:CN201110245380.1

    申请日:2011-08-25

    Abstract: 本发明涉及一种带两级分段共享运算放大器的乘法型数模转换器,它含有一个4位乘法型数模转换单元和一个1.5位乘法型数模转换单元。本发明电路在两级运算放大器之间增加一对开关,将运算放大器的两级进行有效分离,采用两个电容,就起到采样、放大、补偿三种作用,将共享运算放大器的适用范围从相邻流水线前后级同位扩展到前级高位、后级低位,1.5位乘法型数模转换单元的电容使用量降低50%~66%,乘法型数模转换器的功耗减少30%以上。本发明电路具有结构新颖、功耗低、集成度高的特点,适用于高速高精度、低功耗、多通道流水线A/D转换器领域。

Patent Agency Ranking