晶上系统开发环境搭建方法及系统

    公开(公告)号:CN112506496A

    公开(公告)日:2021-03-16

    申请号:CN202011313970.9

    申请日:2020-11-21

    Abstract: 本发明属于计算机处理技术领域,特别涉及一种晶上系统开发环境搭建方法及系统,依据应用领域需求在晶上系统上预制用于满足应用需求的异构组件,形成组件库;并在每个组件中预设有若干用于运行计算处理算法的构件;将任务按时间运行前后进行划分,选取对应任务需求的异构组件作为组件运行集合;并将组件运行集合中组件的构件分配到不同资源节点,并配置相应的逻辑单元,生成任务的开发环境模板。本发明依据系统芯片集成设计将具有处理功能的芯粒作为开发组件中构件,每个PE单元可以对应于一个构件实现,根据领域需要预置不同的组件,整个搭建过程方便、快捷,有利于各种组件的复用,能够使用组件更加灵活地满足新的应用需求,具有较好的应用前景。

    基于相对时间的异构执行体程序同步方法及装置

    公开(公告)号:CN112162866A

    公开(公告)日:2021-01-01

    申请号:CN202010897173.3

    申请日:2020-08-31

    Abstract: 本发明公开基于相对时间的异构执行体程序同步方法及装置,该方法包括:异构执行体向调度器发送同步申请消息;调度器接收同步申请消息,返回同步响应消息;若异构执行体在等待时间内未收到调度器发送的同步响应消息,则再次以相同的同步申请次数SNs发送同步申请消息给调度器,以定时器事件最小到时时间为IO复用检测函数的等待时间;异构执行体若在等待时间内收到调度器发送的同步响应消息,则先判断SNr与SNs是否相等,若SNr=SNs,则根据RTr进行计算,将定时器事件的超时事件加入Qready中,同时判断RDr与ENr是否相等,若相等则将读事件加入Qready中,程序处理Qready;若SNr≠SNs,则将同步响应消息丢弃。本发明可有效解决定时器事件、read事件执行顺序不一致导致的状态机失步的问题。

    在同步冗余系统中获取一致加解密结果的装置及方法

    公开(公告)号:CN110162983B

    公开(公告)日:2020-12-15

    申请号:CN201910338051.8

    申请日:2019-04-25

    Abstract: 本发明涉及加密防护技术领域以及采用冗余设计、需要冗余执行体比较结果的系统架构技术领域,尤其涉及一种在同步冗余系统中获取一致加解密结果的装置,包括若干个同步运行的同构或异构冗余执行体、调度器和加密运算器;冗余执行体,用于执行应用程序,并将运算结果输出至调度器;调度器,用于冗余执行体的各项管理和输入输出代理;加密运算器,用于对输入数据流进行加解密运算,并向调度器返回数据加解密结果。本发明还涉及一种在同步冗余系统中获取一致加解密结果的方法。本发明实现了冗余执行体上的一致加密行为,使加密中间结果一致,从而最终输出结果可比较判决。

    异构多模处理器的等价体间的同步方法及装置

    公开(公告)号:CN109508231B

    公开(公告)日:2020-09-18

    申请号:CN201811370030.6

    申请日:2018-11-17

    Abstract: 本发明属于网络硬件架构技术领域,特别涉及一种异构多模处理器的等价体间的同步方法及装置,该方法包含:应用于异构多模处理器架构中,该异构多模处理器架构包含调度器和多个异构处理器,调度器依据用户需求及异构处理器运行状态维护处理器可用列表和比较列表,完成面向业务数据和同步数据的异构处理器的调度,包含如下内容:调度器监测异构多模处理器的软件运行状态,获取处理器状态运行数据;针对状态运行数据,调度器通过半数判决,依据判决结果调度比较列表和可用列表中的异构处理器,异构处理器依据调度器判决结果执行响应处理。本发明提高多个异构处理器间处理消息及发送调度器消息的同步性,和调度器对多个异构处理器的消息判断的正确性。

    一种低时延的交换芯片时钟域结构

    公开(公告)号:CN110572335A

    公开(公告)日:2019-12-13

    申请号:CN201910813277.9

    申请日:2019-08-30

    Abstract: 本发明提供一种低时延的交换芯片时钟域结构。该时钟域结构包括:依次连接的入口SerDes RX单元、第一CDC单元、入口端口RX、第二CDC单元、核心交换单元、第三CDC单元、出口端口TX、第四CDC单元和出口SerDes TX单元;第一CDC单元,用于将入口SerDes RX单元接收的数据的时钟域由SerDes RX时钟域跨到核心交换时钟域;SerDes RX时钟域指SerDes RX单元工作时的时钟域,核心交换时钟域指核心交换单元工作时的时钟域;入口端口RX、核心交换单元和出口端口TX工作时采用相同的时钟域;第四CDC单元,用于将出口端口TX输出的数据的时钟域由核心交换时钟域跨到SerDes TX时钟域;SerDes TX时钟域指出口SerDes TX单元工作时的时钟域。本发明旨在提供一种降低交换时延,便于芯片性能提升的通用交换芯片的时钟域架构。

    拟态交换机、网络设备及系统

    公开(公告)号:CN110177080A

    公开(公告)日:2019-08-27

    申请号:CN201910312714.9

    申请日:2019-04-18

    Abstract: 本发明属于网络数据交换设备领域,特别涉及一种拟态交换机、网络设备及系统,该拟态交换机包含:交换芯片,用于作为数据转发实体,完成对端数据的按规则转发;拟态调度器,用于负责报文数据上送至异构控制引擎执行体和下发至交换芯片的拟态调度;若干异构控制引擎执行体,用于接收拟态调度器上送报文并通过异构等价功能执行体进行数据处理和反馈。本发明通过在控制层引入异构控制引擎以及调度器来实现控制层的动态异构冗余,针对未知漏洞、木马以及后门等,保证动态系统无缝切换,具有冗余性、异构性、动态性、负反馈特性、去服务颠簸特性、安全模式划分、内生安全特性、防御兼容性等优点,对网络交换设备发展具有重要的指导意义。

    一种异构协议转换的CRC计算方法及系统

    公开(公告)号:CN110138505A

    公开(公告)日:2019-08-16

    申请号:CN201910247526.2

    申请日:2019-03-29

    Abstract: 本发明提供了一种异构协议转换的CRC计算方法及系统,涉及数据处理的技术领域,包括:获取初始待转换协议数据包;对初始待转换协议数据包进行解码操作,基于解码结果验证初始待转换协议数据包是否传输正确;若初始待转换协议数据包传输正确,则基于目标协议转换要求,对初始待转换协议数据包中的包头数据执行修改操作,得到中间待转换协议数据包,其中,修改操作包括以下至少一种:增加数据操作,删减数据操作,替换数据操作;计算中间待转换协议数据包的CRC校验值,并将CRC校验值更新至中间待转换协议数据包中,得到目标待转换协议数据包。解决了现有技术中在进行异构协议转换的CRC编码计算时,耗费时间较长,异构协议转换效率较低的技术问题。

    一种基于可信度的执行体完全非一致输出裁决方法及装置

    公开(公告)号:CN110011965A

    公开(公告)日:2019-07-12

    申请号:CN201910148526.7

    申请日:2019-02-28

    Abstract: 本发明涉及网络安全技术领域,公开一种基于可信度的执行体完全非一致输出裁决方法,包括:初始化拟态防御设备的执行体池中异构功能等价执行体集合{i|i∈(1,n)}的历史事件记录队列Di={dij|i∈(1,n),j∈(1,l)};根据执行体完成服务响应情况及执行体输出结果对历史事件记录dij进行赋值;根据dij计算各执行体的相对可信度Xi和绝对可信度Yi;通过各执行体的Xi、Yi得出各执行体的最终可信度Zi;将完全非一致输出情况下最终可信度最高的执行体作为最终输出。本发明还公开一种基于可信度的执行体完全非一致输出裁决装置。本发明增强了最终输出结果的可靠性与鲁棒性,可有效解决执行体完全非一致输出情况下无法通过大数或一致性裁决产生最终输出的问题。

Patent Agency Ranking