-
公开(公告)号：CN107453750B
公开(公告)日：2020-09-11
申请号：CN201710580636.1
申请日：2017-07-17
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K19/17736 , H03K19/17724
Abstract: 一种适用于SRAM型FPGA的多功能时钟缓冲器。该缓冲器包括第一时钟控制电路B101、第二时钟控制电路B102以及输出多路器B103，用于驱动FPGA内全局时钟网络，根据FPGA配置可以实现不同工作模式。第一个工作模式为普通时钟缓冲器；第二个工作模式为带使能的时钟缓冲器，当时钟缓冲器未使能时输出时钟固定为高电平；第三个工作模式为时钟多路器，可以完成两个时钟的无毛刺切换；第四个工作模式为带使能的时钟多路器，可以完成两个时钟的无毛刺切换，当时钟多路器未使能时输出时钟固定为高电平。该缓冲器电路额外提供一个输入时钟怱略控制端口，可以在时钟已经消失的清况下完成时钟的切换操作。
-
公开(公告)号：CN111176911A
公开(公告)日：2020-05-19
申请号：CN201911129123.4
申请日：2019-11-18
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F11/22 , G06F11/273
Abstract: 本发明涉及一种新型的大存储量高速FPGA辅助配置系统，所述的配置存储器模块中存储配置阶段主控FPGA模块的运行配置文件；配置存储器模块在每次系统上电时，将存储的运行配置文件发送至主控FPGA模块，主控FPGA模块完成配置；在烧写阶段，从上位机将烧写阶段配置文件发送至主控FPGA模块，主控FPGA模块完成烧写控制配置，所述上位机烧写模块将配置码流通过通信模块发送至主控FPGA模块，由主控FPGA模块将配置码流烧写至码流存储器，系统断电；在配置阶段，系统上电，待主控FPGA模块运行配置文件完成配置后，接收外部发送的配置指令，从码流存储器中获取对应的配置码流，并将获取的配置码流通过通信模块发送至待测FPGA，完成待测FPGA的配置。
-
公开(公告)号：CN109656870A
公开(公告)日：2019-04-19
申请号：CN201811378251.8
申请日：2018-11-19
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 一种SRAM型FPGA在轨动态重构管理的系统及方法，支持最多四通道、六种型号SRAM型FPGA，具备上电配置、动态配置、定时刷新、回读刷新、定时回读、动态重构、轮询校验的能力，多项工作任务在动态重构管理芯片的统一调度下进行切换，通过硬控制信号或串口控制指令进行工作模式调整，并且通过串口控制指令能够获取内部工作状态信息。
-
公开(公告)号：CN105958995B
公开(公告)日：2019-04-02
申请号：CN201610267195.5
申请日：2016-04-27
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K19/177
Abstract: 一种快速启动FPGA的电路和方法，包括配置电路、优先配置可编程逻辑模块、非优先配置可编程逻辑模块，优先配置可编程逻辑模块额外还包括边界隔离电路。该FPGA电路架构的核心是改进FPGA内各类型的可编程逻辑单元的位置分布，将需要快速启动的逻辑资源集中放置，并使用边界隔离电路进行环绕，构成相对独立的优先配置可编程逻辑模块区，以实现特定可编程逻辑模块的快速配置、快速启动，快速进入工作状态；其它的可编程逻辑单元则构成非优先配置可编程逻辑模块区，在FPGA快速启动后再进行配置，使FPGA实现完整的逻辑功能。本发明极大减小整个电子系统上电后到进入可操作状态所需要的时间，在可广泛应用于宇航、航空、汽车等领域的电子系统中。
-
公开(公告)号：CN105790755B
公开(公告)日：2018-11-06
申请号：CN201610109372.7
申请日：2016-02-26
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K19/177
Abstract: 一种单粒子加固的可编程用户寄存器电路，通过对传统锁存器采用双冗余互锁结构的电路实现用户寄存器的单粒子加固设计，在此基础上加入多模可编程控制开关使用户寄存器能够在多种工作模式间切换，采用了多电源多模控制器电路，在数据路径上使用用户逻辑电源，在可编程开关上使用多模开关控制电源能够完全消除双冗余互锁结构的单粒子加固设计和可编程开关产生的时序影响。本发明单粒子加固指标比传统寄存器提高3个数量级，并且可以实现边沿触发器、电平锁存器、同步/异步的置位/复位、数据保持等可编程功能，使用户在使用可编程用户寄存器时具有更高的灵活性、更好的时序性能和极高的抗单粒子加固指标。
-
Patent Agency Ranking
公开(公告)号：CN105577164B
公开(公告)日：2018-05-08
申请号：CN201610036936.9
申请日：2016-01-20
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K19/0175
Abstract: 本发明一种适用于宇航用FPGA的抗单粒子瞬态差分驱动器，用于生成符合LVDS25/LVDS33/LVDS25EXT/LVDS33EXT/LDT等差分标准的差分信号，且具备抗单粒子瞬态能力，可嵌入宇航用FPGA的IO接口电路中，在空间辐射环境中应用。通过在偏置电压通路上设置滤波电路，并在输出数据通路上设置用户可编程控制的滤波电路，可有效避免单粒子效应引起的瞬间电压波动在两条通路上传播，消除对最终输出差分信号的影响，避免后级接收电路识别错误和数据传输出错。
-
公开(公告)号：CN107092539A
公开(公告)日：2017-08-25
申请号：CN201710103760.9
申请日：2017-02-24
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F11/22 , G06F11/263
Abstract: 一种基于配置码流的FPGA故障注入复合模型，包括空间遍历模型、环境重建模型、定点精确模型、资源导向模型和多位翻转模型，各模型针对不同的研究目的和不同的电路设计，在FPGA的配置码流层面上获取相应目标配置位的地址信息，并据此对FPGA电路执行单粒子翻转故障注入。本发明的复合模型可以从整体、从局部、从不同研究目的、从不同电路类型多个角度评估FPGA电路对单粒子翻转效应的敏感度，克服了现有故障注入模型应用范围和应用情境的单一性，同时有针对性的对部分配置位而不总是对全部配置位进行单粒子翻转故障注入，大大提高了执行效率。
-
公开(公告)号：CN104569794B
公开(公告)日：2017-08-25
申请号：CN201410854125.0
申请日：2014-12-31
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G01R31/3185
Abstract: 本发明公开了一种基于边界扫描结构的FPGA在线测试仪及测试方法，该测试仪包括上位机和下位机两部分，其中上位机包括上位机软件、接口驱动程序、测试向量集，下位机包括USB接口模块、存储器读写模块、协议处理模块。通过下位机JTAG接口对FPGA进行回读操作，确定待测FPGA型号、JTAG链路结构，上位机根据型号选取相应的测试向量，并通过下位机JTAG接口配置待测FPGA，配置成功后，再通过FPGA的边界扫描链施加测试激励以及回传测试响应，由上位机判断回传的测试响应是否与测试向量中的正确结果一致，从而确定待测FPGA是否存在故障。本发明对于电子装置上FPGA的维护、检测、维修具有极其重要的意义。
-
公开(公告)号：CN106802645A
公开(公告)日：2017-06-06
申请号：CN201611193066.2
申请日：2016-12-21
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G05B23/02
CPC classification number: G05B23/0213
Abstract: 本发明公开了一种FPGA单粒子翻转故障模拟系统和方法，其中，所述系统包括：包括TCL脚本控制模块上位机，以及，包括待测电路、对比电路和监控电路的下位机；TCL脚本控制模块，用于进行单粒子翻转故障模拟和监控结果数据的获取；待测电路，用于在模拟的单粒子翻转故障环境下运行；对比电路，用于在正常环境下运行；监控电路，用于对待测电路和对比电路的电路运行状态进行监控。在本发明中，位于上位机的TCL脚本控制模块直接控制单粒子翻转故障模拟的流程，无需下位机硬件控制电路的辅助；下位机电路的设计不依赖于目标FPGA器件的特性，与器件架构无关，移植到其他FPGA器件时无需更改用户设计。
-
公开(公告)号：CN103840822B
公开(公告)日：2017-01-04
申请号：CN201410051615.7
申请日：2014-02-14
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K19/177
Abstract: 本发明涉及基于SELECTMAP的宇航FPGA通用刷新电路的实现方法，其中通用刷新电路设计有6个输入管脚、6个输出管脚，8个双向管脚，分别与PROM与FPGA的管脚连接，通过SELECTMAP对SRAM型FPGA进行回读操作，确定FPGA型号并校验回读数据，若发生错误则从正确的数据源读取码流，从码流中截取有效部分，并通过SELECTMAP将有效码流重新写入FPGA的内部配置位，从而完成配置存储器的刷新，通过本发明中的刷新电路，能够及时检测并纠正宇航用FPGA的单粒子翻转，消除宇航用FPGA发生空间单粒子翻转导致的功能故障，提高宇航FPGA空间应用可靠性。
-
-
-
-
-
-
-
-
-
Search Results
114
records
(took 0.048 seconds)
