公开(公告)号：CN110718568B

公开(公告)日：2024-06-04

申请号：CN201910618600.7

申请日：2019-07-10

Applicant: 三星电子株式会社

Inventor： 李吉镐 ,  高宽协 ,  金容才 ,  宋胤宗

IPC: H10B61/00 ,  H10N50/01

Abstract: 一种磁存储器件包括：包括单元区和外围电路区的基板；第一层间绝缘层，覆盖基板的单元区和外围电路区；在第一层间绝缘层中的互连线；外围导线和外围导电接触，在外围电路区上的第一层间绝缘层上，外围导电接触在外围导线与互连线中的相应一条互连线之间；底电极接触，在单元区上的第一层间绝缘层上并且连接到互连线中的相应一条互连线；以及在底电极接触上的数据存储图案，其中外围导线处于底电极接触的顶表面与底电极接触的底表面之间的高度处。

公开(公告)号：CN115411177A

公开(公告)日：2022-11-29

申请号：CN202111091288.4

申请日：2021-09-17

Applicant: 首尔大学校产学协力团 ,  三星电子株式会社

Inventor： 金相国 ,  梁在鹤 ,  宋胤宗 ,  李吉镐 ,  金俊会

IPC: H01L43/06 ,  H01L43/14 ,  H01L27/22

Abstract: 一种核磁化翻转方法包括通过向第一磁性斯格明子施加第一交流(AC)磁场将所述第一磁性斯格明子变换成斯格明子纹理，并且然后通过向斯格明子纹理施加第二AC磁场将斯格明子纹理变换成第二磁性斯格明子。第一磁性斯格明子可以在半球形壳体上形成，该半球形壳体可以通过以下方式形成：(i)制备具有多个突起的膜，以及(ii)在所述膜上堆叠包括铂(Pt)、镍(Ni)、或钯(Pd)中的至少一种的第一层和包括铁磁材料的第二层。第一AC磁场和第二AC磁场可以具有不同频率。

公开(公告)号：CN112510145A

公开(公告)日：2021-03-16

申请号：CN202010939718.2

申请日：2020-09-09

Applicant: 三星电子株式会社

Inventor： 李吉镐 ,  高宽协

IPC: H01L43/08 ,  H01L43/14 ,  G11C11/16

Abstract: 一种磁存储器件包括：在基板上的磁隧道结图案；第一导电图案，在基板和磁隧道结图案之间；下接触插塞，在第一导电图案和基板之间并设置在磁隧道结图案的相应侧；以及分别在下接触插塞上的第二导电图案。第二导电图案将下接触插塞连接到第一导电图案。第二导电图案包括铁磁材料。

公开(公告)号：CN109087930A

公开(公告)日：2018-12-25

申请号：CN201810600478.6

申请日：2018-06-12

Applicant: 三星电子株式会社

Inventor： 李吉镐 ,  高宽协 ,  林濬熙 ,  金泓秀 ,  田昌勳

IPC: H01L27/22 ,  H01L27/24 ,  H01L27/11582 ,  G11C7/18

Abstract: 本发明提供一种半导体器件。半导体器件包括第一存储器区段以及第二存储器区段。第一存储器区段设置在衬底上。第二存储器区段垂直堆叠在第一存储器区段上。第一存储器区段设置在衬底与第二存储器区段之间。第一存储器区段包括闪存单元结构，且第二存储器区段包括可变电阻存储单元结构。闪存单元结构包括：至少一个单元串，包括串联连接到彼此的多个第一存储单元；以及位线，位于衬底上且连接到至少一个单元串。位线在垂直方向上夹置在至少一个单元串与第二存储器区段之间且连接到第二存储器区段。

公开(公告)号：CN109003977A

公开(公告)日：2018-12-14

申请号：CN201810466873.X

申请日：2018-05-16

Applicant: 三星电子株式会社

Inventor： 李吉镐 ,  高宽协 ,  金泓秀 ,  林濬熙 ,  田昌勳

IPC: H01L27/115 ,  H01L27/24

CPC classification number: H01L27/228 ,  G11C5/025 ,  G11C11/1659 ,  H01L27/224 ,  H01L27/2436 ,  H01L27/2463 ,  H01L28/20 ,  H01L43/08

Abstract: 集成电路器件可包括：衬底，包括闪速存储器区及可变电阻存储器区；闪速存储器单元晶体管，包括与所述衬底的闪速存储器区交叠的单元栅极电极；可变电阻元件，与所述衬底的可变电阻存储器区交叠；以及选择晶体管，包括设置在所述衬底的可变电阻存储器区中的选择源极/漏极区。所述选择源极/漏极区可电连接到所述可变电阻元件。所述衬底可包括面对所述单元栅极电极及所述可变电阻元件的上表面，且所述衬底的上表面可从所述闪速存储器区连续地延伸到所述可变电阻存储器区。

公开(公告)号：CN108987566A

公开(公告)日：2018-12-11

申请号：CN201810557716.X

申请日：2018-06-01

Applicant: 三星电子株式会社

Inventor： 李吉镐 ,  宋胤宗 ,  高宽协

IPC: H01L45/00

CPC classification number: H01L27/228 ,  G11C11/161 ,  H01L43/02 ,  H01L43/08 ,  H01L43/12

Abstract: 一种半导体器件，包括：衬底，包括存储单元区域和逻辑区域；在存储单元区域上的可变电阻存储器件；在逻辑区域上的逻辑器件；第一水平位线，其在存储单元区域上在衬底的表面上在水平方向上延伸并电连接到可变电阻存储器件；第二水平位线，其在逻辑区域上在衬底的表面上在水平方向上延伸并电连接到逻辑器件；以及垂直位线，其电连接到第一水平位线和第二水平位线并垂直于衬底的表面延伸。