-
公开(公告)号:CN111342849A
公开(公告)日:2020-06-26
申请号:CN201911201564.0
申请日:2019-11-29
Applicant: 硅实验室公司
Abstract: 在一个实施例中,噪声消除电路包括:窗生成器,用于生成具有第一组样本的窗;带分割器,用于将窗分割成对称频率分量对;处理电路,对于对中的每对:将第一对称频率分量的第一幅值与第二对称频率分量的第二幅值进行比较,以及至少部分地基于比较而修改分量中的一个;积分器,用于对从处理电路输出的对进行积分;以及第二窗生成器,用于生成具有第二组样本的第二窗。
-
-
-
公开(公告)号:CN106301365B
公开(公告)日:2019-09-03
申请号:CN201610463452.2
申请日:2016-06-23
Applicant: 硅实验室公司
IPC: H03M1/06
Abstract: 本申请涉及减小模数转换器中的失真。在一个实施例中,一种设备包括:第一压控振荡器(VCO)模数转换器(ADC)单元,其接收差分模拟信号的第一部分并且将差分模拟信号的第一部分转换成第一数字值;第二VCO ADC单元,其接收差分模拟信号的第二部分并且将差分模拟信号的第二部分转换成第二数字值;组合器,其从第一和第二数字值形成组合数字信号;抽取电路,其接收组合数字信号并且将组合数字信号滤波成滤波后的组合数字信号;以及消除电路,其接收滤波后的组合数字信号并且至少部分地基于系数值产生失真消除的数字信号。
-
公开(公告)号:CN105205020B
公开(公告)日:2019-06-28
申请号:CN201510050355.6
申请日:2015-01-30
Applicant: 硅实验室公司
IPC: G06F13/30
CPC classification number: G06F13/1621 , G06F13/30
Abstract: 本发明涉及对直接存储器存取通道请求进行判优。具体地,本发明公开一种方法,该方法包含接收对相关联DMA通道进行存取的多个请求,并且对所述请求进行判优。该判优包含至少部分基于该请求的相关联的固定优先级以及该请求的相关联的优先级权重来选择性地准许多个请求中的给定请求。优先级权重管理在给定时刻考虑多个请求中的哪个请求或哪些请求。
-
公开(公告)号:CN105549671B
公开(公告)日:2019-03-22
申请号:CN201510628350.7
申请日:2015-09-28
Applicant: 硅实验室公司
Inventor: K·W·弗纳尔德
Abstract: 本申请涉及用于改进稳压器效用的系统和装置以及相关方法。一种集成电路(IC)包括由第一电源电压供电的第一电路和由第二电源电压供电的第二电路。该第二电源电压具有比该第一电源电压低的电平。该IC进一步包括功率管理电路。该功率管理电路包括开关模式DC‑DC稳压器,该稳压器以一种预定义的配置耦合到该IC的多个管脚。该功率管理电路提供该第一和第二电源电压以便以一种默认的配置对该IC上电而无需知道该预定义的配置。
-
公开(公告)号:CN108418577A
公开(公告)日:2018-08-17
申请号:CN201810131099.7
申请日:2018-02-09
Applicant: 硅实验室公司
IPC: H03K19/0185
CPC classification number: H03K17/161 , H03K17/162 , H03K2017/066 , H03K2217/0036 , H03K19/018521
Abstract: 本申请公开具有减小的泄漏电流的电子电路的装置及相关方法。一种装置包括集成电路(IC),该IC包括互补金属氧化物半导体(CMOS)电路,该CMOS电路包括耦合至供电电压和至少一个输入信号的上拉网络。IC还包括第一金属氧化物半导体(MOS)晶体管,其耦合至上拉网络和第一偏置电压以减小CMOS电路的栅极感应漏极泄漏(GIDL)电流。
-
-
公开(公告)号:CN104639475B
公开(公告)日:2018-05-29
申请号:CN201410589942.8
申请日:2014-10-28
Applicant: 硅实验室公司
Inventor: G·阿尔斯兰
Abstract: 本发明涉及杂散消除系统及其相关方法。所公开的杂散消除系统及其相关方法用于射频(RF)接收器和其他实现。公开的实施例通过确定哪些杂散将落在被选择调谐的信道内,利用杂散消除模块生成消除信号并从数字信息中减去该消除信号,从而有效地消除数字时钟信号或其他杂散源引起的杂散。所述消除信号最初能够被生成具有已知频率和未知杂散参数如振幅和相位的估计值。接着,使用数字反馈信号调节杂散参数。如果不确切地知道杂散频率,数字反馈信号也能够用于调节消除信号的频率。当多接收器系统内提供有多个接收路径时,多个杂散消除模块能够用于消除每个接收路径内数字时钟生成的杂散。
-
公开(公告)号:CN107770830A
公开(公告)日:2018-03-06
申请号:CN201710691275.8
申请日:2017-08-14
Applicant: 硅实验室公司
Inventor: H.德勒伊特
CPC classification number: H04L27/0008 , H04L27/0012 , H04L27/2017 , H04L27/2082 , H04W8/005 , H04W74/002 , H04W84/18 , H04W36/26 , H04W36/30 , H04W88/06
Abstract: 具有基于前导的PHY切换的接收机。公开了一种用于基于传入的前导自动地检测PHY模式的系统。所述系统包括多模式解调器,所述多模式解调器包括前导检测器和解调器。前导检测器用于确定何时已经接收前导以及用于确定发送节点正在使用的PHY模式。向解调器提供PHY模式的指示,然后该解调器根据检测的PHY模式决定传入的比特流。在一些实施例中,采用能够根据多个PHY模式解码比特流的一个解调器。在其他实施例中,系统包括多个解调器,其中每个解调器专用于一个PHY模式。
-
-
-
-
-
-
-
-
-