公开(公告)号：CN106301365B

公开(公告)日：2019-09-03

申请号：CN201610463452.2

申请日：2016-06-23

Applicant: 硅实验室公司

Inventor： A·L·科班 ,  M·H·葛劳哥伦

IPC: H03M1/06

Abstract: 本申请涉及减小模数转换器中的失真。在一个实施例中，一种设备包括：第一压控振荡器(VCO)模数转换器(ADC)单元，其接收差分模拟信号的第一部分并且将差分模拟信号的第一部分转换成第一数字值；第二VCO ADC单元，其接收差分模拟信号的第二部分并且将差分模拟信号的第二部分转换成第二数字值；组合器，其从第一和第二数字值形成组合数字信号；抽取电路，其接收组合数字信号并且将组合数字信号滤波成滤波后的组合数字信号；以及消除电路，其接收滤波后的组合数字信号并且至少部分地基于系数值产生失真消除的数字信号。

公开(公告)号：CN106301365A

公开(公告)日：2017-01-04

申请号：CN201610463452.2

申请日：2016-06-23

Applicant: 硅实验室公司

Inventor： A·L·科班 ,  M·H·葛劳哥伦

IPC: H03M1/06

Abstract: 本申请涉及减小模数转换器中的失真。在一个实施例中，一种设备包括：第一压控振荡器(VCO)模数转换器(ADC)单元，其接收差分模拟信号的第一部分并且将差分模拟信号的第一部分转换成第一数字值；第二VCO ADC单元，其接收差分模拟信号的第二部分并且将差分模拟信号的第二部分转换成第二数字值；组合器，其从第一和第二数字值形成组合数字信号；抽取电路，其接收组合数字信号并且将组合数字信号滤波成滤波后的组合数字信号；以及消除电路，其接收滤波后的组合数字信号并且至少部分地基于系数值产生失真消除的数字信号。

公开(公告)号：CN115051687A

公开(公告)日：2022-09-13

申请号：CN202210222713.7

申请日：2022-03-09

Applicant: 硅实验室公司

Inventor： A·L·科班

IPC: H03K3/017 ,  H03K3/013

Abstract: 公开了用于以低功率生成占空比时钟信号的时钟发生器电路。在一个实施例中，一种装置包括时钟发生器电路，用于接收第一频率的第一时钟信号并且输出小于第一时钟频率的第二频率的第二时钟信号。时钟发生器电路可以包括：分频器电路，用于对第一时钟信号进行分频以至少获得第一分频时钟信号和第二分频时钟信号；以及选通电路，其被耦合到分频器电路，选通电路用于利用第一分频时钟信号和第二分频时钟信号中的至少一个来选通第一时钟信号以输出第二时钟信号。