一种存储单元设计电路
    21.
    发明授权

    公开(公告)号:CN114639412B

    公开(公告)日:2025-04-29

    申请号:CN202210223624.4

    申请日:2022-03-07

    Abstract: 本发明公开了一种存储单元设计电路,包括第一C单元电路、第二C单元电路,第一反相器、第二反相器、第一开关管、第二开关管、第三开关管和第四开关管,第一C单元电路和第二C单元电路的输出端为存储电平的节点,当第一C单元电路或第二C单元电路的输入端任意一个或两个节点,或输出端节点受到干扰而发生电平跳变时,均能恢复为原来的电平。本申请中能够在电路中某个节点受到干扰而发生电平跳变时使其恢复为原来的电平,避免错误电平被读取而引起控制系统的故障,且由各个开关管构成的单元电路形成低阻电流通路,以减小读写延迟。

    一种直流电子接触器的过流保护电路

    公开(公告)号:CN110676806B

    公开(公告)日:2021-09-17

    申请号:CN201811248419.3

    申请日:2018-10-25

    Abstract: 本发明公开了一种直流电子接触器的过流保护电路,NMOS开关管的漏极连接直流电源正极,源极通过负载连接直流电源负极;单片机控制信号经过驱动电路输入NMOS开关管栅极。多路所述NMOS开关管并联,NMOS开关管漏极还通过继电器保护电路和差分电阻后接差分放大器同向输入端,源极还通过继电器线圈等效电阻和差分电阻后接差分放大器反向输入端,差分放大器的输出端接单片机AD转换模块。驱动信号控制NMOS开关管开通,过流保护电路实时采样NMOS开关管漏极和源极两端的电压,当超过设定阈值时,过流关机保护。该过流保护电路设计简单,电路既能降低使用成本,又能提升电路工作时的可靠性和稳定性。

    边界扫描设计环境下一种安全的密码芯片可测试性设计结构

    公开(公告)号:CN110020558A

    公开(公告)日:2019-07-16

    申请号:CN201910278520.1

    申请日:2019-04-09

    Inventor: 王伟征 王威 蔡烁

    Abstract: 本发明公开了边界扫描设计环境下一种保护AES密码芯片免受扫描攻击的可测试性设计结构。该安全的可测试性设计结构在常规边界扫描设计结构的基础上引入了移位使能逻辑、扫描链模式切换复位逻辑和密钥隔离逻辑。移位使能逻辑用于在功能模式下禁用扫描移位操作;扫描链模式切换复位逻辑使芯片在从功能模式切换到测试模式时首先执行一次复位操作,从而保护了存储在扫描链中的机密信息;密钥隔离逻辑用于在测试模式下隔离加密密钥,从而阻止攻击者在测试模式下获取密钥信息。本发明没有引入新的输入、输出信号,仅需要很少的硬件开销,能够对芯片进行自动保护,在不折损电路可测试性的前提下,能够抵御所有潜在的基于扫描的侧信道攻击。

    逻辑电路单粒子双故障的故障模拟方法

    公开(公告)号:CN109507566A

    公开(公告)日:2019-03-22

    申请号:CN201811370408.2

    申请日:2018-11-17

    CPC classification number: G01R31/2851

    Abstract: 本发明提供了一种逻辑电路单粒子双故障的故障模拟方法,包括:第一步骤:在目标逻辑电路中执行单粒子双故障定位以搜寻目标逻辑门对;第二步骤:确定搜寻到的目标逻辑门对的类别;第三步骤:针对目标逻辑电路的电路逻辑,获取在对目标逻辑电路施加输入激励的情况下的正常电路响应;第四步骤:针对目标逻辑电路执行双故障模拟,其中在搜寻到的目标逻辑门对中的至少一个逻辑门的输出端加入非逻辑门,并获取在对加入非逻辑门之后的整个目标逻辑电路施加与第三步骤相同的输入激励的情况下的电路响应。

Patent Agency Ranking