-
-
公开(公告)号：CN104781790B
公开(公告)日：2017-12-29
申请号：CN201380059009.3
申请日：2013-06-24
Applicant: 英特尔公司
IPC: G06F11/00
CPC classification number: G06F11/006 , G06F11/0715 , G06F11/0772 , G06F11/0793
Abstract: 公开了用于用信号通知软件可恢复错误的本发明的实施例。在一个实施例中，处理器包括第一单元、可编程指示器和第二单元。该第一单元用于检测有害错误。该可编程指示器用于指示该有害错误被作为机器检查错误还是故障和系统管理中断之一来用信号通知。该第二单元用于响应于该可编程指示器将该有害错误作为故障和系统管理错误之一来用信号通知。
-
公开(公告)号：CN106776379A
公开(公告)日：2017-05-31
申请号：CN201611013967.9
申请日：2012-07-24
Applicant: 英特尔公司
IPC: G06F12/1027
CPC classification number: G06F12/1027 , G06F12/1081 , G06F2212/1016 , G06F2212/1048 , G06F2212/303 , G06F2212/682 , G06F2212/683
Abstract: 本申请公开了用于在支持共享虚拟存储器的异构计算系统中的TLB关闭的方法和装置。公开了用于在多核系统中的共享虚拟存储器的异构设备的有效的TLB(转换后备缓冲器)关闭的方法和装置。用于有效的TLB关闭的装置的实施例可以包括：TLB，用于存储虚拟地址转换条目；以及与所述TLB耦合的存储器管理单元，用于保持与所述虚拟地址转换条目相对应的PASID(进程地址空间标识符)状态条目。PASID状态条目可以包括活跃参考状态和懒惰无效状态。该存储器管理单元可以响应于接收来自多核系统中的设备的PASID状态更新请求而执行PASID状态条目的原子修改，并读取PASID状态条目的懒惰无效状态。该存储器管理单元可以在响应各自的懒惰无效状态的激活之前将PASID状态更新响应发送到该设备以同步TLB条目。
-
公开(公告)号：CN103502954A
公开(公告)日：2014-01-08
申请号：CN201280016387.9
申请日：2012-02-09
Applicant: 英特尔公司
CPC classification number: G06F12/1081 , G06F13/28 , G06F2212/654
Abstract: 用于将来白第一范围的物理存储单元的数据迁移到第二范围的物理存储单元的技术。分配第二范围的物理存储单元，以用于来自第一范围的物理存储单元的数据的迁移。清除针对第一范围的物理存储单元的未决事务。对一个或多个地址转换条目进行重新编程。将数据从第一范围的物理存储单元迁移到第二范围的物理存储单元。对后续的存储器事务进行处理，以使这些事务被定向到第二范围的物理存储单元。
-
公开(公告)号：CN103282881A
公开(公告)日：2013-09-04
申请号：CN201180061944.4
申请日：2011-12-19
Applicant: 英特尔公司
CPC classification number: G06F9/4555 , G06F9/45558 , G06F2009/45579
Abstract: 在一些实施例中，使得设备能够直接运行虚拟机工作负荷。在来自不同虚拟机的工作负荷之间提供隔离和调度。描述并要求保护其它实施例。
-
Patent Agency Ranking
公开(公告)号：CN119718615A
公开(公告)日：2025-03-28
申请号：CN202411256630.5
申请日：2024-09-09
Applicant: 英特尔公司
Inventor： A·J·赫德瑞奇 , D·乔 , F·施莫尔 , P·阿伯拉罕姆 , S·R·范多伦 , P·奥蒂 , R·M·桑卡兰 , A·勒克 , P·兰兹 , E·韦哈格 , E·维普兰克 , J·科尔曼 , S·欧莱恩 , D·M·李 , L·阿尔比恩 , D·哈利曼 , V·马修亚伯拉罕 , Y-F·刘 , M·佩迪雷迪 , R·G·布朗肯希普
Abstract: 描述了用于输入/输出设备和其他代理的服务质量(QoS)支持的技术。在实施例中，处理设备包括：执行电路系统，用于执行多个软件线程；硬件，用于控制在多个软件线程之间监测或分配一个或多个共享资源；以及配置存储装置，用于启用在多个软件线程之间以及在一个或多个通道之间对一个或多个共享资源的监测或分配，通过一个或多个通道，一个或多个设备用于连接到一个或多个共享资源。
-
公开(公告)号：CN108776949B
公开(公告)日：2024-05-03
申请号：CN201810299298.9
申请日：2018-04-04
Applicant: 英特尔公司
Inventor： N·L·库雷 , A·R·阿普 , A·考克 , J·雷 , B·文布 , P·凯 , D·普费 , D·J·考珀斯维特 , R·M·桑卡兰 , S·辛格 , S·克普 , A·N·沙阿 , 田坤
IPC: G06T1/20 , G06F12/1027
Abstract: 本申请涉及并描述了用于图形处理环境中的存储器管理的设备和方法。例如，设备的一个实施例包括：第一多个图形处理资源，用于执行图形命令并处理图形数据；第一存储器管理单元(MMU)，用于将第一多个图形处理资源通信地耦合至系统级MMU以用于访问系统存储器；第二多个图形处理资源，用于执行图形命令并处理图形数据；第二MMU，用于将第二多个图形处理资源通信地耦合至第一MMU；其中第一MMU被配置为具有至系统级MMU的直接连接的主MMU，且第二MMU包括被配置成用于向第一MMU发送存储器事务的从MMU，第一MMU服务存储器事务、或代表第二MMU将存储器事务发送至系统级MMU。
-
-
公开(公告)号：CN116069440A
公开(公告)日：2023-05-05
申请号：CN202211233042.0
申请日：2022-10-10
Applicant: 英特尔公司
Abstract: 本申请公开了虚拟机中的用户级中断。一种系统包括物理处理器，用于执行虚拟机管理器以在逻辑核心上运行包括宾客用户应用和虚拟CPU的虚拟机。耦合至外部设备的电路用于：从外部设备接收针对宾客用户应用的中断请求；定位与宾客用户应用相关联的第一中断数据结构；基于针对中断请求的第一中断向量、利用第一中断数据结构生成第一中断；定位与虚拟CPU相关联的第二中断数据结构；以及基于第一中断数据结构中的第一通知向量、利用第二中断数据结构生成针对虚拟CPU的第一通知中断。电路可使用第二通知向量和来自第二中断数据结构的逻辑核心标识符生成针对逻辑核心的第二通知中断。
-
公开(公告)号：CN115481071A
公开(公告)日：2022-12-16
申请号：CN202211327255.X
申请日：2020-03-18
Applicant: 英特尔公司
IPC: G06F13/42 , G06F12/0895
Abstract: 系统和设备可以包括控制器和命令队列，以缓冲进入设备的传入写请求。控制器可以通过链路从客户端将事务层分组(TLP)中非投递式写请求(例如，延迟存储器写(DMWr)请求)接收到命令队列；确定命令队列可以接受DMWr请求；从TLP识别成功完成(SC)消息，该成功完成消息指示DMWr请求被接受到命令队列中；并通过链路将指示DMWr请求已被接受到命令队列中的SC消息发送到客户端。控制器可以接收第二TLP中第二DMWr请求；确定命令队列已满；并响应于命令队列已满而发送要发送到客户端的存储器请求重试状况(MRS)消息。
-
-
-
-
-
-
-
-
-
Search Results
38
records
(took 0.025 seconds)
