公开(公告)号：CN112882963B

公开(公告)日：2025-05-13

申请号：CN202110189872.7

申请日：2020-03-18

Applicant: 英特尔公司

Inventor： R·M·桑卡兰 ,  D·J·哈里曼 ,  S·O·斯泰利 ,  R·H·沃克哈尔瓦拉 ,  I·阿加瓦尔 ,  P·M·马罗利亚 ,  S·R·范多伦

IPC: G06F13/16 ,  G06F13/42 ,  G06F9/30 ,  H04L47/30 ,  H04L49/111 ,  H04L49/9047

Abstract: 系统和设备可以包括控制器和命令队列，以缓冲进入设备的传入写请求。控制器可以通过链路从客户端将事务层分组(TLP)中非投递式写请求(例如，延迟存储器写(DMWr)请求)接收到命令队列；确定命令队列可以接受DMWr请求；从TLP识别成功完成(SC)消息，该成功完成消息指示DMWr请求被接受到命令队列中；并通过链路将指示DMWr请求已被接受到命令队列中的SC消息发送到客户端。控制器可以接收第二TLP中第二DMWr请求；确定命令队列已满；并响应于命令队列已满而发送要发送到客户端的存储器请求重试状况(MRS)消息。

公开(公告)号：CN119052167A

公开(公告)日：2024-11-29

申请号：CN202411081737.0

申请日：2020-03-25

Applicant: 英特尔公司

Inventor： P·M·马罗利亚 ,  R·M·桑卡兰 ,  A·拉吉 ,  N·雅尼 ,  P·萨兰加姆 ,  R·O·沙普

IPC: H04L45/60 ,  H04L45/74 ,  H04L49/90 ,  G06F13/28 ,  G06F12/1081

Abstract: 本发明的主题是“用于异构计算环境中的数据传输的网络接口”。网络接口控制器可以被编程为经由或者主机到设备架构或者加速器架构将接收的数据直接写入到存储器缓冲器。对于要被写入到与加速器设备相关联的存储器缓冲器的所接收的分组，网络接口控制器可以确定接收的分组的目的地存储器地址的地址转换并且确定是否使用辅助头。如果已转换地址可得并且要使用辅助头，则使用直接存储器存取(DMA)引擎来经由加速器架构将接收的分组的一部分复制到与地址转换相关联的目的地存储器缓冲器。因此，可以避免通过主机到设备架构将接收的分组的一部分复制到目的地存储器并且可以减少用于加速器绑定业务的主机到设备架构的使用。

公开(公告)号：CN115481071A

公开(公告)日：2022-12-16

申请号：CN202211327255.X

申请日：2020-03-18

Applicant: 英特尔公司

Inventor： R·M·桑卡兰 ,  D·J·哈里曼 ,  S·O·斯泰利 ,  R·H·沃克哈尔瓦拉 ,  I·阿加瓦尔 ,  P·M·马罗利亚 ,  S·R·范多伦

IPC: G06F13/42 ,  G06F12/0895

Abstract: 系统和设备可以包括控制器和命令队列，以缓冲进入设备的传入写请求。控制器可以通过链路从客户端将事务层分组(TLP)中非投递式写请求(例如，延迟存储器写(DMWr)请求)接收到命令队列；确定命令队列可以接受DMWr请求；从TLP识别成功完成(SC)消息，该成功完成消息指示DMWr请求被接受到命令队列中；并通过链路将指示DMWr请求已被接受到命令队列中的SC消息发送到客户端。控制器可以接收第二TLP中第二DMWr请求；确定命令队列已满；并响应于命令队列已满而发送要发送到客户端的存储器请求重试状况(MRS)消息。

公开(公告)号：CN109213523A

公开(公告)日：2019-01-15

申请号：CN201810685952.X

申请日：2018-06-28

Applicant: 英特尔公司

Inventor： M·C·阿德莱尔 ,  C·周 ,  N·C·克拉戈 ,  K·弗莱明 ,  K·D·格洛索普 ,  A·雅尔埃尔 ,  P·M·马罗利亚 ,  小西蒙·C·史迪力 ,  S·S·苏里

IPC: G06F9/30 ,  G06F9/38 ,  G06F7/523 ,  G06F7/575 ,  G06F15/78

Abstract: 本申请公开了具有存储器系统性能、功率减小和原子支持特征的可配置空间加速器的处理器、方法和系统。描述了关于可配置空间加速器的系统、方法和装置。在一个实施例中，处理器包括：多个处理元件；以及互连网络，在多个处理元件之间，该互连网络用于接收包括多个节点的数据流图的输入，其中，数据流图用于被覆盖到互连网络和多个处理元件中，并且每一个节点被表示为多个处理元件中的数据流操作器，并且多个处理元件用于当传入操作数集到达多个处理元件时执行操作。该处理器还包括流送器元件，用于从存储器系统的两个或更多个层级预取传入操作数集。

公开(公告)号：CN112882963A

公开(公告)日：2021-06-01

申请号：CN202110189872.7

申请日：2020-03-18

Applicant: 英特尔公司

Inventor： R·M·桑卡兰 ,  D·J·哈里曼 ,  S·O·斯泰利 ,  R·H·沃克哈尔瓦拉 ,  I·阿加瓦尔 ,  P·M·马罗利亚 ,  S·R·范多伦

IPC: G06F13/16 ,  G06F13/42 ,  G06F12/0895 ,  H04L12/825

Abstract: 系统和设备可以包括控制器和命令队列，以缓冲进入设备的传入写请求。控制器可以通过链路从客户端将事务层分组(TLP)中非投递式写请求(例如，延迟存储器写(DMWr)请求)接收到命令队列；确定命令队列可以接受DMWr请求；从TLP识别成功完成(SC)消息，该成功完成消息指示DMWr请求被接受到命令队列中；并通过链路将指示DMWr请求已被接受到命令队列中的SC消息发送到客户端。控制器可以接收第二TLP中第二DMWr请求；确定命令队列已满；并响应于命令队列已满而发送要发送到客户端的存储器请求重试状况(MRS)消息。

公开(公告)号：CN111831603A

公开(公告)日：2020-10-27

申请号：CN202010193031.9

申请日：2020-03-18

Applicant: 英特尔公司

Inventor： R·M·桑卡兰 ,  D·J·哈里曼 ,  S·O·斯泰利 ,  R·H·沃克哈尔瓦拉 ,  I·阿加瓦尔 ,  P·M·马罗利亚 ,  S·R·范多伦

IPC: G06F13/42 ,  G06F12/0895

Abstract: 系统和设备可以包括控制器和命令队列，以缓冲进入设备的传入写请求。控制器可以通过链路从客户端将事务层分组(TLP)中未发布的写请求(例如，延迟存储器写(DMWr)请求)接收到到命令队列；确定命令队列可以接受DMWr请求；从TLP识别成功完成(SC)消息，该成功完成消息指示DMWr请求被接受到命令队列中；并通过链路将指示DMWr请求已被接受到命令队列中的SC消息发送到客户端。控制器可以接收第二TLP中第二DMWr请求；确定命令队列已满；并响应于命令队列已满而发送要发送到客户端的存储器请求重试状况(MRS)消息。