微控制器
    21.
    发明公开

    公开(公告)号:CN107015932A

    公开(公告)日:2017-08-04

    申请号:CN201611043542.2

    申请日:2016-11-24

    CPC classification number: G06F13/28 G06F13/32 G06F13/372 G06F15/167 G06F15/76

    Abstract: 本发明涉及微控制器。所述微控制器具有:全局存储器和一个或多个处理器核,所述一个或多个处理器核分别具有本地存储器;通信信道,所述一个或多个处理器核和所述全局存储器与所述通信信道保持通信连接;以及至少一个打包单元,所述至少一个打包单元以数据传输的方式直接与通信信道连接,所述至少一个打包单元以数据传输的方式直接与全局存储器或与所述一个或多个处理器核之一的本地存储器连接,所述至少一个打包单元具有本地存储单元,而且所述至少一个打包单元被设立为根据被存储在本地存储单元中的复制数据按照命令通过通信信道将多个单个的数据共同在所述打包单元以数据传输的方式直接与其连接的存储器与另一存储器之间进行交换。

    用于运行通信装置的方法以及相应的通信装置

    公开(公告)号:CN103814550B

    公开(公告)日:2017-05-31

    申请号:CN201280047034.5

    申请日:2012-09-19

    CPC classification number: G06F13/26 H04L12/423

    Abstract: 本发明涉及一种用于在环形通信装置(50)的用户之间传输帧的方法,所述帧具有数据,所述通信装置具有主机(52)和至少一个从机(54、56、58、60)作为用户,其中每个用户具有至少一个中断寄存器(62、64、66),其中所述至少一个中断寄存器(62、64、66)的字段被分配给中断请求并且包括中断位的值,其中由从机(54、56、58、60)在构造为空帧(42)的帧中向主机(52)传送中断请求,该中断请求包括中断位,其中空帧此外具有用于所有从机(54、56、58、60)的切换位,该切换位说明中断请求的状态。

    用于处理数据的模块化结构

    公开(公告)号:CN102822764B

    公开(公告)日:2015-09-30

    申请号:CN201180017994.2

    申请日:2011-03-16

    CPC classification number: G06F1/10 G06F1/14

    Abstract: 本发明涉及一种用于处理数据的系统的电路装置,该系统用于在多个模块(11,12,14,18)中处理数据,其中该电路装置(100)被配置为,向多个模块(11,12,14,18)中的每一个分别提供至少一个时钟、时基和至少一个其它物理参数的基础,该电路装置(100)还包括中央路由单元(10),多个模块(11,12,14,18)耦合到该中央路由单元并且经由该中央路由单元所述多个模块(11,12,14,18)可以周期性地相互交换基于所述时基和/或基于其他物理参数的基础的数据,并且所述多个模块(11,12,14,18)中的每一个都配置为,独立地以及与所述多个模块(11,12,14,18)中其它模块并行地处理数据。此外本发明还涉及一种对应的方法。

    用于产生多相PWM信号的方法

    公开(公告)号:CN102812639A

    公开(公告)日:2012-12-05

    申请号:CN201180016834.6

    申请日:2011-03-17

    CPC classification number: H03K3/017 H03K7/08

    Abstract: 介绍了一种用于产生多相PWM信号(12)的方法和电路装置(10)。在此设置有多个PWM发生器(20,22,24,26),所述多个PWM发生器(20,22,24,26)分别具有计数器(30,54,74,94)、两个比较器(32,34,56,58,76,78,96,98)和状态存储器(36,64,84,104),其中每个PWM发生器(20,22,24,26)都输出表示多相PWM信号(12)的一相的PWM信号(14,42,62,82),其中所述PWM发生器(20,22,24,26)通过复用器(38,66,86,106)彼此耦合,使得所述彼此耦合的PWM发生器(20,22,24,26)的计数器(30,54,74,94)被相同时钟控制。

    存储器保护单元和用于控制对存储设备的访问的方法

    公开(公告)号:CN102486755A

    公开(公告)日:2012-06-06

    申请号:CN201110395093.9

    申请日:2011-12-02

    CPC classification number: G06F12/1425 G06F21/79

    Abstract: 本发明涉及存储器保护单元和用于控制对存储设备的访问的方法。存储器保护单元包括被编程用于控制对存储设备的访问的至少一个第一访问控制单元和至少一个第二访问控制单元。另外涉及一种操作包括多个处理设备和关联到所述多个处理设备的多个存储器保护单元的处理系统的方法。如果第一访问控制单元和第二访问控制单元批准处理设备对存储器的访问,则该访问被批准,而如果第一访问控制单元或第二访问控制单元拒绝该访问,则该访问被拒绝。第一访问控制单元能由相关联的处理设备单独编程,并且第二访问控制单元的编程能由要用在具有多个编程设备的系统中的并不是相关联的处理设备的另外的处理设备来读。

    用于检验片上系统的存储单元中的数据的方法和检验单元

    公开(公告)号:CN112445644A

    公开(公告)日:2021-03-05

    申请号:CN202010869910.9

    申请日:2020-08-26

    Inventor: D.托斯 L.L.埃科

    Abstract: 本发明涉及用于检验片上系统的存储单元中的数据的方法和检验单元,在用于检验片上系统(100)的存储单元(120)中的数据的方法中,在片上系统(100)中,实施监控单元(140),可以由片上系统(100)来激活或者禁用该监控单元(140),其中如果监控单元(140)是激活的,则监控单元(140)在存储单元(120)中寄存用于执行纠错方法的纠错码,使得针对存储单元(120)的预先给定的数目的数据块分别寄存带有所属的纠错码的数据块,其中如果要对存储单元(120)中的数据进行访问,则监控单元(140)寻址相应的数据和所属的纠错码,并且在相应的访问之前利用被寻址的纠错码来检验被寻址的数据,并且在需要时修正被寻址的数据。

Patent Agency Ranking