电路装置和用于控制电路装置中的数据交换的方法

    公开(公告)号:CN102362267B

    公开(公告)日:2016-02-03

    申请号:CN201080013384.0

    申请日:2010-02-24

    CPC classification number: G06F13/362

    Abstract: 本发明涉及一种用于控制电路装置中的至少一个数量的数据接收器与至少一个数量的数据源之间的数据交换的方法以及电路装置,其中所述电路装置具有至少一个仲裁单元。此外,仲裁单元根据预先给定的顺序选择第一数据接收器(数据接收器仲裁)或第一数据源(数据源仲裁),所述第一数据接收器或第一数据源输出第一数据源的地址和第一数据接收器的请求信号或地址并且输出有效信号。第一数据源的数据被存储在第一数据接收器中。

    用于检验输出信号的方法和定时器模块

    公开(公告)号:CN102859494A

    公开(公告)日:2013-01-02

    申请号:CN201180016700.4

    申请日:2011-03-16

    Abstract: 本发明涉及一种用于检验定时器模块的输出信号的方法,其中定时器模块具有至少一个输出模块、至少一个输入模块和至少一个逻辑模块。在此,除了要检验的输出信号通过输出模块输出之外,该要检验的输出信号还通过输入模块被读入到定时器模块中,并且针对该要检验的输出信号,在输入模块中确定要检验的信号特性。此外,通过逻辑模块从输入模块读取要检验的信号特性,以及在逻辑模块中的要检验的信号特性与针对所述信号特性的预给定的值进行比较。

    用于在数据处理中规划流程的电路装置

    公开(公告)号:CN103176835B

    公开(公告)日:2018-10-09

    申请号:CN201210363054.5

    申请日:2012-09-26

    Abstract: 本发明涉及一种用于处理数据的系统的电路装置,该系统用于借助中央处理单元处理多个任务,该中央处理单元具有分配给该中央处理单元的处理容量,其中该电路装置被配置为,向相应的任务时间错开地分配处理单元以用于处理,控制所述任务按照预定的顺序被处理并且在该顺序中没有当前处理请求的任务在处理时被跳过,其中该电路装置包括优先级顺序调节装置,其被设计为确定按照何种顺序来处理所述任务,其中在每次选择一个用于处理的任务时重新确定所述任务的顺序,并且控制所述选择,使得直到主动任务重新被分配处理单元的处理容量为止,对于数量为N的任务最多经过N个时间单位。此外本发明涉及一种相应的方法。

    监控路由单元的循环持续时间的方法和硬件数据处理单元

    公开(公告)号:CN102822805A

    公开(公告)日:2012-12-12

    申请号:CN201180016883.X

    申请日:2011-03-16

    CPC classification number: G06F11/3089 G06F11/0745 G06F11/0757

    Abstract: 本发明涉及一种硬件数据处理单元,该硬件数据处理单元具有至少一个基发送器模块、至少一个逻辑模块和至少一个路由单元,所述基发送器模块提供物理量的基值。在此,路由单元以规定的顺序相继地仲裁与该路由单元关联的数据节点的组,并且通过完整地经历过规定的仲裁顺序来确定循环持续时间。此外,用于检验路由单元的循环持续时间的硬件数据处理单元还具有如下装置:执行对该组的确定的数据节点的第一阻塞式访问的装置,通过基发送器模块接收和存储物理量的第一基值的装置,执行对所述确定的数据节点的第二阻塞式访问的装置,通过基发送器模块接收和存储物理量的第二基值的装置以及在第一基值与第二基值之间求差的装置。

    电路装置和用于控制电路装置中的数据交换的方法

    公开(公告)号:CN102362267A

    公开(公告)日:2012-02-22

    申请号:CN201080013384.0

    申请日:2010-02-24

    CPC classification number: G06F13/362

    Abstract: 本发明涉及一种用于控制电路装置中的至少一个数量的数据接收器与至少一个数量的数据源之间的数据交换的方法以及电路装置,其中所述电路装置具有至少一个仲裁单元。此外,仲裁单元根据预先给定的顺序选择第一数据接收器(数据接收器仲裁)或第一数据源(数据源仲裁),所述第一数据接收器或第一数据源输出第一数据源的地址和第一数据接收器的请求信号或地址并且输出有效信号。第一数据源的数据被存储在第一数据接收器中。

    用于检验输出信号的方法和定时器模块

    公开(公告)号:CN102859494B

    公开(公告)日:2016-04-13

    申请号:CN201180016700.4

    申请日:2011-03-16

    Abstract: 本发明涉及一种用于检验定时器模块的输出信号的方法,其中定时器模块具有至少一个输出模块、至少一个输入模块和至少一个逻辑模块。在此,除了要检验的输出信号通过输出模块输出之外,该要检验的输出信号还通过输入模块被读入到定时器模块中,并且针对该要检验的输出信号,在输入模块中确定要检验的信号特性。此外,通过逻辑模块从输入模块读取要检验的信号特性,以及在逻辑模块中的要检验的信号特性与针对所述信号特性的预给定的值进行比较。

    监控路由单元的循环持续时间的方法和硬件数据处理单元

    公开(公告)号:CN102822805B

    公开(公告)日:2015-11-25

    申请号:CN201180016883.X

    申请日:2011-03-16

    CPC classification number: G06F11/3089 G06F11/0745 G06F11/0757

    Abstract: 本发明涉及一种硬件数据处理单元,该硬件数据处理单元具有至少一个基发送器模块、至少一个逻辑模块和至少一个路由单元,所述基发送器模块提供物理量的基值。在此,路由单元以规定的顺序相继地仲裁与该路由单元关联的数据节点的组,并且通过完整地经历过规定的仲裁顺序来确定循环持续时间。此外,用于检验路由单元的循环持续时间的硬件数据处理单元还具有如下装置:执行对该组的确定的数据节点的第一阻塞式访问的装置,通过基发送器模块接收和存储物理量的第一基值的装置,执行对所述确定的数据节点的第二阻塞式访问的装置,通过基发送器模块接收和存储物理量的第二基值的装置以及在第一基值与第二基值之间求差的装置。

Patent Agency Ranking