-
-
公开(公告)号：CN102457266A
公开(公告)日：2012-05-16
申请号：CN201210001150.5
申请日：2012-01-05
Applicant: 福州大学
IPC: H03K19/094
Abstract: 本发明涉及一种基于阈值逻辑的SET/MOS混合结构的2:1复用器，该复用器电路仅由2个阈值逻辑门和1个反相器构成，共消耗3个PMOS管，3个NMOS管和3个SET，其输入输出电压间具有较好的兼容性，输出电压具有较大的摆幅。与基于布尔逻辑的CMOS2:1复用器相比，电路功耗明显下降，管子数目得到了一定的减少，电路结构得到了进一步的简化。该复用器能够在信号传输、数据传递、数据总线控制等领域中得到应用，有利于降低电路功耗，节省芯片面积，提高电路的集成度。
-
公开(公告)号：CN102571064B
公开(公告)日：2015-09-09
申请号：CN201210001141.6
申请日：2012-01-05
Applicant: 福州大学
IPC: H03K19/0175
Abstract: 本发明涉及集成电路技术领域，特别是一种基于SET/MOS混合结构的二进制码-格雷码转换器，其包括四信号输入端以及三个二输入SET/MOS混合电路，仅消耗3个PMOS管，3个NMOS管和3个SET。整个电路的平均功耗仅为19.9nW。输入输出电压具有较好的兼容性，具有较大的输出摆幅，有利于驱动下一级的电路，能够与其它电路进行集成设计。与传统基于CMOS器件的二进制码-格雷码转换器相比，电路功耗明显下降，管子数目得到了一定的减少，电路结构得到了进一步的简化。该二进制码-格雷码转换器能够作为接口电路，在有限状态机、存储器等电路中得到应用，有利于进一步降低电路功耗，节省芯片面积，提高电路的集成度。
-
公开(公告)号：CN103281072B
公开(公告)日：2015-08-12
申请号：CN201310233035.5
申请日：2013-06-13
Applicant: 福州大学
IPC: H03K19/20
Abstract: 本发明涉及一种单电子晶体管与MOS管构成的双阈值逻辑单元，包括一PMOS管、一NMOS管和一单电子晶体管，所述PMOS管的源极连接电源Vdd，栅极连接一基准电压Vpg，漏极作为所述双阈值逻辑单元的输出端并连接所述NMOS管的漏极，所述NMOS管的栅极连接一基准电压Vng，源极连接所述单电子晶体管的漏极，所述单电子晶体管的源极接地，背栅连接一背栅电压Vctrl，所述单电子晶体管包括四个输入端V1、V2、V3和V4，设置相应的V1，V2，V3，V4和Vctrl，即可实现任意的二变量逻辑函数。本发明可以实现双阈值的逻辑功能，具有可重构的特性，可以实现任意的二变量逻辑函数。
-
公开(公告)号：CN102594298B
公开(公告)日：2015-03-04
申请号：CN201210048026.4
申请日：2012-02-29
Applicant: 福州大学
Abstract: 本发明涉及集成电路技术领域，特别是一种基于负微分电阻特性的混合SETCMOSD触发器，该结构的重点是利用SET与CMOS组成的混合电路产生两种变化方向相反的NDR特性，并利用该特性构成两个用于存储电压值的稳态点，实现锁存器的功能,并通过级联两个锁存器实现D触发器功能。与传统的D触发器相比，本发明采用的基于负微分电阻特性的混合SET/CMOSD边沿触发器极大的降低了电路的功耗，并提高了电路的集成度。
-
Patent Agency Ranking
公开(公告)号：CN103560781A
公开(公告)日：2014-02-05
申请号：CN201310524380.4
申请日：2013-10-31
Applicant: 福州大学
IPC: H03K19/20
Abstract: 本发明基于CMOS运算放大器设计了一个实现阈值逻辑的电路。该电路仅由一个输入电阻阵列，一个运算放大器和一个反相器构成。其阈值由参考电压和输入权重决定，而各输入端的权重仅与反馈电阻和输入电阻的比值相关，具有很强的可重构特性，能够实现多种不同的逻辑功能。此外，本发明还以实现择多逻辑门为例，介绍该电路用于实现逻辑功能的设计方法，并通过Cadence仿真验证了其功能的正确性。基于CMOS运算放大器的阈值逻辑电路具有结构简单，可重构性强等优点，能够作为一个基本单元应用于神经网络等领域。
-
公开(公告)号：CN103281063A
公开(公告)日：2013-09-04
申请号：CN201310233016.2
申请日：2013-06-13
Applicant: 福州大学
IPC: H03K17/687
Abstract: 本发明涉及一种SET/MOS混合电路构成的选通逻辑电路，包括一PMOS管、一NMOS管和一单电子晶体管，所述PMOS管的源极连接电源Vdd，栅极连接一基准电压Vpg，漏极作为所述选通逻辑电路的输出端并连接所述NMOS管的漏极，所述NMOS管的栅极连接一基准电压Vng，源极连接所述单电子晶体管的漏极，所述单电子晶体管的源极接地，背栅连接一背栅电压Vctrl，所述单电子晶体管包括三个输入端，且C1=2*C2=2*C3，其中，C1、C2和C3分别为所述第一输入端、第二输入端和第三输入端的电容。本发明具有极低的功耗、超小的器件尺寸、较强的驱动能力和较大的输出摆幅。
-
公开(公告)号：CN102611429A
公开(公告)日：2012-07-25
申请号：CN201210001121.9
申请日：2012-01-05
Applicant: 福州大学
IPC: H03K19/094
Abstract: 本发明涉及集成电路技术领域，特别是一种基于阈值逻辑的SET/MOS混合结构的加法器，其仅由2个阈值逻辑门和1个反相器构成,共消耗3个PMOS管，3个NMOS管和3个SET。输入输出电压间具有较好的兼容性，输出电压摆幅为0.67V，有利于驱动下一级的电路，能够与其它电路进行集成设计。整个电路的平均功耗仅为20nW。与传统的基于CMOS技术的加法器相比，电路功耗明显下降，管子数目得到了一定的减少，电路结构得到了进一步的简化。该加法器能够作为一个基本的算术单元，在数字信号处理器，微处理器，微控制器以及存储器等系统中得到应用，有利于进一步降低电路功耗，节省芯片面积，提高电路的集成度。
-
公开(公告)号：CN102545881A
公开(公告)日：2012-07-04
申请号：CN201210001125.7
申请日：2012-01-05
Applicant: 福州大学
IPC: H03K19/094
Abstract: 本发明涉及集成电路技术领域，特别是一种基于阈值逻辑的SET/MOS混合结构2位乘法器仅由5个阈值逻辑门，1个反相器和1个异或门构成,共消耗7个PMOS管,7个NMOS管和6个SET。整个电路的平均功耗仅为46nW。与基于布尔逻辑的CMOS乘法器相比,管子数目大大减少,功耗显著降低,电路结构得到了进一步的简化,有利于节省芯片的面积,提高电路的集成度，有望在微处理器、数字信号处理器和图像引擎中有得到广泛的应用。
-
公开(公告)号：CN102545839A
公开(公告)日：2012-07-04
申请号：CN201210001145.4
申请日：2012-01-05
Applicant: 福州大学
Abstract: 本发明涉及集成电路技术领域，特别是一种基于SET/MOS混合结构的D触发器，其由1个电容，2个PMOS管,2个NMOS管和1个SET构成。利用HSPICE对该电路进行了仿真验证。仿真结果表明该电路能够有效地实现D触发器的逻辑功能,整个电路的平均功耗仅为8.67nW。与基于传统的CMOS设计的D触发器相比,管子数目大大减少,功耗显著降低,电路结构得到了进一步的简化,有利于节省芯片的面积,提高电路的集成度。该结构有望广泛应用于环形振荡器、分频器、有限状态机等时序逻辑电路中。
-
-
-
-
-
-
-
-
-
Search Results
54
records
(took 0.018 seconds)
