-
公开(公告)号：CN104538417A
公开(公告)日：2015-04-22
申请号：CN201510008847.9
申请日：2015-01-08
Applicant: 电子科技大学
Abstract: 本发明公开了一种基于二极管链的LED开路保护集成芯片及其制造方法，所述基于二极管链的LED开路保护集成芯片包括由结构完全相同的若干个二极管正向串联而形成的正向二极管链，还包括一个与正向二极管链反向并联的反向并联二极管，正向二极管链的两端作为基于二极管链的LED开路保护集成芯片的正负极。当LED组正常工作时，芯片关断。当有LED开路时，芯片中正向串联的二极管链导通以保证与之串联的LED正常工作；当LED两端出现过高反向电压时，芯片中反向二极管导通泄放电流，防止LED灯烧毁。本发明的基于二极管链的LED开路保护集成芯片结构简单、性能稳定、成本低，能广泛应用于LED开路保护和芯片的ESD保护。
-
公开(公告)号：CN104538395A
公开(公告)日：2015-04-22
申请号：CN201510008374.2
申请日：2015-01-08
Applicant: 电子科技大学 , 四川蓝彩电子科技有限公司 , 四川绿然电子科技有限公司 , 上海朕芯微电子科技有限公司
IPC: H01L27/02
Abstract: 本发明提供了一种功率VDMOS器件二极管并联式ESD防护机构，它包括由若干个VDMOS单元一起构成的功率VDMOS器件，和由若干个齐纳二极管单元构成的ESD保护结构；所述ESD保护结构的等效输出端并接在所述功率VDMOS器件的栅极和源极两端；所述齐纳二极管单元的反向击穿电压大于所述一种功率VDMOS器件二极管并联式ESD防护机构的最大栅源工作电压，且小于栅氧化层的最小击穿电压。本发明的功率VDMOS器件二极管并联式ESD防护机构寄生电容小、防护效果更好、工作更可靠，充当ESD防护的单元设于n-外延上并且与VDMOS单元相隔离，使得制造工艺简单、结构稳定并且与VDMOS器件工艺相兼容。本发明适用于功率VDMOS器件的ESD防护。
-
公开(公告)号：CN104538374A
公开(公告)日：2015-04-22
申请号：CN201510008568.2
申请日：2015-01-08
Applicant: 电子科技大学 , 四川蓝彩电子科技有限公司 , 四川绿然电子科技有限公司 , 四川上特科技有限公司
IPC: H01L23/485 , H01L23/31 , H01L21/56 , H01L21/60
Abstract: 本发明提供了一种芯片尺寸封装的PIN二极管及其制作方法，其中PIN二极管的制作方法为：（一）PIN二极管芯片制作；（二）将步骤（一）中制成的含多个PIN二极管晶圆进行一体化封装钝化；（三）分割包装：将步骤（二）中封装钝化好的含有多个PIN二极管的晶圆进行切割，形成芯片尺寸封装的单个PIN二极管。本发明在现有的PIN二极管工艺生产线上实现多层金属化工艺以及光敏聚酰亚胺封装工艺的整合，实现芯片尺寸小、硅片利用率高、性能良好的芯片尺寸封装PIN二极管的制造，能广泛运用于手机通讯、平板电脑、蓝牙通讯天线的发送和接收开关电路等领域中。本发明适用于制作芯片式封装的PIN二极管。
-
公开(公告)号：CN104505390A
公开(公告)日：2015-04-08
申请号：CN201510008547.0
申请日：2015-01-08
Applicant: 电子科技大学 , 四川蓝彩电子科技有限公司 , 四川绿然电子科技有限公司 , 上海朕芯微电子科技有限公司
IPC: H01L27/02
Abstract: 本发明提供了一种集成式二极管链功率MOS防静电保护结构，它包括由若干个MOS单元一起构成的功率MOS结构，和由两组反向并联的二极管链构成的ESD保护结构，所述ESD保护结构的等效输出端并接在所述功率MOS结构的栅极和源极两端；所述二极管链的开启电压大于功率MOS结构最大栅源工作电压，且小于栅氧化层的最小击穿电压。本发明的集成式二极管链功率MOS防静电保护结构寄生电容小、防护效果更好、工作更可靠，且充当ESD防护的二极管单元设于n-外延上并且与MOS单元相隔离，使得制造工艺简单、结构稳定并且与MOS器件工艺相兼容。本发明的集成式二极管链功率MOS防静电保护结构，适用于大功率、高电压条件下对器件进行保护工作。
-
公开(公告)号：CN110416250B
公开(公告)日：2024-04-16
申请号：CN201910823552.5
申请日：2019-09-02
Applicant: 电子科技大学 , 广安职业技术学院 , 重庆中科渝芯电子有限公司 , 四川芯合利诚科技有限公司 , 四川遂宁市利普芯微电子有限公司 , 四川蓝彩电子科技有限公司 , 广东成利泰科技有限公司 , 四川晶辉半导体有限公司
IPC: H01L27/15 , H01L31/105 , H01L33/26 , H01L33/42 , H01L21/82
Abstract: 本发明公开了一种基于异质结薄膜光源的光耦，包括使用集成电路工艺制作在第一衬底上的自下而上轴向排布的硅基TiO2薄膜光源、第一介质层和硅光探测器。本发明还公开了上述基于异质结薄膜光源的光耦的制作方法、基于异质结薄膜光源的光耦的放大集成电路以及该放大集成电路的制作方法。本发明中基于异质结薄膜光源的光耦的硅光探测器和硅基TiO2薄膜光源制作在同一个衬底上，器件集成度高、封装尺寸减小、降低了制造难度和成本；本发明的基于异质结薄膜光源的光耦，能够与电路集成在同一个衬底上，同时光源与光探测器轴向堆叠，不仅缩短了光的传输距离，还能在提高集成度的同时减少光在传播过程中的损耗。本发明适用于光电耦合器集成技术领域。
-
Patent Agency Ranking
公开(公告)号：CN117650057A
公开(公告)日：2024-03-05
申请号：CN202311661336.8
申请日：2023-12-06
Applicant: 电子科技大学
Abstract: 发明提出了一种半导体分立器件或集成电路的晶圆减薄制备技术，并直接进行晶圆级柔性封装的方法。该方法的特点在于：直接在晶圆表面覆盖一层柔性光敏聚酰亚胺薄膜，该薄膜既可以作为晶圆减薄时的保护层，又可以作为晶圆的封装层。此后，通过光刻工艺在聚酰亚胺薄膜表面刻出原压焊区，通过电镀从原压焊区长出金属柱到聚酰亚胺薄膜表面，在晶圆背面覆盖上聚酰亚胺薄膜，通过切片分割，直接实现半导体器件在晶圆层面的柔性封装。本发明在完成芯片柔性封装的同时，还保证芯片具有一定的刚性特征，适合安装应用。本发明适用于半导体封装技术领域。
-
公开(公告)号：CN116581119A
公开(公告)日：2023-08-11
申请号：CN202310526138.4
申请日：2023-05-11
IPC: H01L27/02
Abstract: 本发明提供了一种基于BCD工艺的ESD保护电路，其特征在于包括：电源线、地线、四个PMOS管、一个NMOS管；MOS管相互串联，栅极与源极相连；所述NMOS器件击穿电压约为9V~16V，PMOS器件击穿电压约为10V~12V；所述MOS器件均由BCD工艺制造；该电路可用于40V高工作电压下的ESD防护。上述方案的电路可以保持足够的ESD放电能力并可尽量缩小电路的版图面积。
-
公开(公告)号：CN110518032B
公开(公告)日：2022-12-23
申请号：CN201910824277.9
申请日：2019-09-02
Applicant: 电子科技大学 , 重庆中科渝芯电子有限公司 , 四川芯合利诚科技有限公司 , 四川晶辉半导体有限公司 , 四川蓝彩电子科技有限公司 , 四川遂宁市利普芯微电子有限公司 , 广东成利泰科技有限公司 , 四川上特科技有限公司
Abstract: 本发明公开了一种多晶硅SOI基板型光电耦合器，包括作为衬底硅的第一衬底、作为SiO2中间层的第一介质层和顶层多晶硅，顶层多晶硅通过低压力化学气相沉积法淀积在第一衬底上；光电耦合器包括制作在第一衬底中的硅光探测器、第一介质层以及制作在顶层多晶硅中的多晶硅光源。本发明还公开了上述光电耦合器的制作方法，并进一步公开了上述光电耦合器的集成电路及其制作方法。本发明的多晶硅光源与硅光探测器轴向排布，面积小、制造成本低，具有较高的光传输效率和集成度；本发明的光电耦合器可以与电路集成在同一个衬底上，多晶硅光源与硅光探测器轴向堆叠，进一步降低了制造成本，具有较高的集成度。本发明适用于光电耦合器的集成技术领域。
-
公开(公告)号：CN110518087A
公开(公告)日：2019-11-29
申请号：CN201910823539.X
申请日：2019-09-02
Applicant: 电子科技大学 , 广安职业技术学院 , 成都智芯微科技有限公司 , 四川晶辉半导体有限公司 , 四川遂宁市利普芯微电子有限公司 , 四川蓝彩电子科技有限公司 , 气派科技股份有限公司 , 重庆中科渝芯电子有限公司 , 四川上特科技有限公司
IPC: H01L31/173 , H01L31/18
Abstract: 本发明公开了一种单芯片LED光电耦合器，包括使用集成电路工艺制作在第一衬底上的自下而上轴向排布的硅光探测器、第一介质层和LED光源。本发明还公开了上述单芯片LED光电耦合器的制作方法。本发明进一步公开了一种单芯片LED光电耦合器的集成电路及其制作方法。本发明的光源探测器和LED光源制作在同一个衬底上，相比传统的使用点胶工艺制作平面结构的光电耦合器或者制作轴向结构的光电耦合器时需要对光源与光探测器进行电焊，其器件集成度高、封装尺寸减小，降低了制作难度和成本。本发明的单芯片LED光电耦合器，能够与电路集成在同一个衬底上，进一步降低制作成本，提高电路的集成度，适用于光电耦合器的集成技术领域。
-
公开(公告)号：CN110491967A
公开(公告)日：2019-11-22
申请号：CN201910823544.0
申请日：2019-09-02
Applicant: 电子科技大学 , 重庆中科渝芯电子有限公司 , 广东成利泰科技有限公司 , 四川芯合利诚科技有限公司 , 四川遂宁市利普芯微电子有限公司 , 四川晶辉半导体有限公司 , 成都智芯微科技有限公司 , 广东气派科技有限公司 , 上海朕芯微电子科技有限公司 , 四川蓝彩电子科技有限公司
IPC: H01L31/173 , H01L31/18
Abstract: 本发明公开了一种反偏型硅发光SOI光电隔离器，包括作为衬底硅的第一衬底、作为SiO2中间层的第一介质层和顶层硅，第一衬底与顶层硅通过智能剥离技术键合；反偏型硅发光SOI光电隔离器包括制作在第一衬底中的硅光探测器、第一介质层以及制作在顶层硅中的硅光源。本发明还公开了上述光电隔离器的制作方法，并进一步公开了上述反偏型硅发光SOI光电隔离器的集成电路及其制作方法。本发明提供了硅光源与硅光探测器轴向排布，面积小、制造成本低，具有较高的光传输效率和集成度；本发明的光电隔离器可以与电路集成在同一个衬底上，硅光源与硅光探测器轴向堆叠，进一步降低了制造成本，具有较高的集成度，适用于光电隔离器的集成技术领域。
-
-
-
-
-
-
-
-
-
Search Results
83
records
(took 0.024 seconds)
