公开(公告)号：CN113157622A

公开(公告)日：2021-07-23

申请号：CN202110332377.7

申请日：2015-03-12

Applicant: 瑞萨电子株式会社

Inventor： 杉本贵彦 ,  宇根智浩 ,  植田浩司 ,  桥本亮司 ,  加谷俊之

IPC: G06F13/42 ,  G06F13/40

Abstract: 本发明涉及一种数据处理设备和数据处理系统。该数据处理设备包括：数据选择器电路，该数据选择器电路根据数据的分类将多个数据划分成划分数据；多个压缩电路，该多个压缩电路根据该多个数据中的每一个彼此并行地将该划分数据分别压缩成具有不同格式的压缩数据；以及数据发送电路，该数据发送电路向终端发送该压缩数据。其中，当从已经发送了一组多个数据的电路接收到数据控制信号时，该数据选择器电路对该一组多个数据进行划分；其中，与该多个数据分离地接收该数据控制信号，并且该数据控制信号包含指定该一组多个数据中的该多个数据中的每一个的结构的信息；以及其中，该数据选择器电路基于该数据控制信号对该一组多个数据进行划分。

公开(公告)号：CN106164877B

公开(公告)日：2021-05-04

申请号：CN201580001866.7

申请日：2015-03-12

Applicant: 瑞萨电子株式会社

Inventor： 杉本贵彦 ,  宇根智浩 ,  植田浩司 ,  桥本亮司 ,  加谷俊之

IPC: G06F13/00

Abstract: 数据选择器电路(2)将包括多种类型的数据的数据的集合划分成所述多种类型的数据。第一压缩电路(4a)和第二压缩电路(4b)按照所述多种类型的数据中的每个，彼此并行地分别压缩所述多种类型的数据。第一压缩电路(4a)压缩数据(b1)并且得到压缩数据(b2)。第二压缩电路(4b)压缩数据(c1)并且得到压缩数据(c2)。数据发送电路(6)将压缩数据(b2)和压缩数据(c2)发送到终端。

公开(公告)号：CN107820086A

公开(公告)日：2018-03-20

申请号：CN201710600897.5

申请日：2017-07-21

Applicant: 瑞萨电子株式会社

Inventor： 秋江一志 ,  望月诚二 ,  加谷俊之 ,  松原胜重 ,  植田浩司 ,  今冈连 ,  桥本亮司

IPC: H04N19/17 ,  H04N21/845

CPC classification number: H04N19/107 ,  G06T9/007 ,  H04N19/105 ,  H04N19/122 ,  H04N19/17 ,  H04N19/436 ,  H04N19/44 ,  H04N19/573 ,  H04N21/4728 ,  H04N21/816 ,  H04N21/8455

Abstract: 本发明涉及半导体装置、移动图像处理系统、控制半导体装置的方法。可以平滑地移动显示区域。半导体装置顺序地接收多个整体图像，每个整体图像包括多个小画面图像，并且每个整体图像在时间上是连续的并且形成移动图像；并且对接收到的整体图像进行解码。这里，半导体装置包括：接收单元，接收包括小画面图像的整体图像；确定单元，确定包括要解码的小画面图像并且被包括在整体图像中的解码区域；和，解码单元，解码由确定单元确定并且被包括在整体图像中的解码区域中的小画面图像。当在解码区域中出现帧内帧的小画面图像时，确定单元确定新的解码区域。

公开(公告)号：CN107197276A

公开(公告)日：2017-09-22

申请号：CN201710116777.8

申请日：2017-03-01

Applicant: 瑞萨电子株式会社

Inventor： 柴山哲也 ,  加谷俊之 ,  望月诚二 ,  桥本亮司

IPC: H04N19/152 ,  H04N19/176

CPC classification number: H04N5/23229 ,  H04N19/115 ,  H04N19/124 ,  H04N19/132 ,  H04N19/137 ,  H04N19/14 ,  H04N19/142 ,  H04N19/149 ,  H04N19/15 ,  H04N19/152 ,  H04N19/159 ,  H04N19/176 ,  H04N19/20

Abstract: 本发明涉及半导体设备、编码控制方法和相机设备。所述半导体设备包括：编码处理单元，其存储基于指定的编码控制信息来编码的输入数据的被编码流；缓冲器管理单元，其根据所生成数据量来计算——指示存储在发送缓冲器中的数据量的发送缓冲器占用量，以及指示存储在作为被编码流的目的地的接收缓冲器中的数据量的接收缓冲器占用量流；以及控制信息指定单元，其在发送缓冲器占用量等于或小于第一阈值时，向编码处理单元基于该接收缓冲器占用量来指定编码控制信息，并且当发送缓冲器占用量大于第一阈值时，指定编码控制信息以与在等于或小于第一阈值的情况下相比进一步减少所生成数据量。

公开(公告)号：CN106559675A

公开(公告)日：2017-04-05

申请号：CN201610822800.0

申请日：2016-09-13

Applicant: 瑞萨电子株式会社

Inventor： 今冈连 ,  望月诚二 ,  加谷俊之 ,  秋江一志 ,  桥本亮司

IPC: H04N19/52 ,  H04N19/593 ,  H04N19/124 ,  H04N19/61 ,  H04N19/169

CPC classification number: H04N19/139 ,  H04N19/105 ,  H04N19/124 ,  H04N19/132 ,  H04N19/137 ,  H04N19/159 ,  H04N19/172 ,  H04N19/174 ,  H04N19/186 ,  H04N19/439 ,  H04N19/61 ,  H04N19/52 ,  H04N19/1887 ,  H04N19/593

Abstract: 一种半导体装置包括散列生成器，参考散列列表，帧模式确定单元，以及内部预测单元。散列生成器生成将被编码的目标帧的散列值。参考散列列表是用来记录由散列生成器生成的散列值。帧模式确定单元把由散列生成器生成的散列值与在参考散列列表中的散列值相比较。内部预测单元执行针对将被编码的目标帧的帧内预测。当将被编码的目标帧的散列值域在参考散列列表中的任意散列值一致时，内部预测单元跳过编码过程，并且输出对应于在参考散列列表中的任意散列值的编码信息。