-
公开(公告)号：CN106919514B
公开(公告)日：2024-01-02
申请号：CN201611201981.1
申请日：2016-12-23
Applicant: 瑞萨电子株式会社
IPC: G06F12/04 , G06F12/0877 , G06F12/0893
Abstract: 公开了半导体装置、数据处理系统及半导体装置控制方法。减少由未包括在压缩数据中的辅助信息的读取导致的总线/存储器带宽消耗。存储器储存压缩数据和用于读取压缩数据的辅助信息。半导体装置包括高速缓存，其中储存在存储器中储存的辅助信息；控制单元，当接收用于读取存储器中储存的压缩数据的读取请求时，如关于压缩数据的辅助信息储存在高速缓存中则从高速缓存读取关于压缩数据的辅助信息，如关于压缩数据的辅助信息未储存在高速缓存中则从存储器读取关于压缩数据的辅助信息并将其储存在高速缓存中，以及控制单元使用关于压缩数据的辅助信息从存储器读取压缩数据；展开单元，展开从存储器读取的压缩数据。
-
公开(公告)号：CN107402892B
公开(公告)日：2023-06-27
申请号：CN201710343722.0
申请日：2017-05-16
Applicant: 瑞萨电子株式会社
IPC: G06F12/14
Abstract: 在现有技术的半导体器件中存以下问题：不能针对在主算术单元中执行的程序使用的子算术单元对共享存储器的访问执行存储器保护。根据一个实施例，半导体器件包括：子算术单元，被配置为执行主算术单元执行的程序的一部分的处理，以及由主算术单元和子算术单元共享的共享存储器，其中所述子算术单元包括：存储器保护单元，被配置为基于从所述主算术单元提供的访问允许范围地址值来允许或禁止对所述共享存储器的访问，对所述共享存储器的访问是由子算术单元执行的处理产生的访问。
-
公开(公告)号：CN105391972B
公开(公告)日：2021-01-05
申请号：CN201510524774.9
申请日：2015-08-25
Applicant: 瑞萨电子株式会社
Abstract: 本发明涉及图像通信设备、图像发送设备和图像接收设备。包括编码部分、解码部分和图像识别部分。编码部分基于计算的编码模式对要输入的视频信号执行编码处理，并且发送编码流。解码部分对接收的编码流执行解码处理，并且输出解码图像。图像识别部分对解码图像执行图像识别处理。编码部分基于代表图像识别部分中的识别结果的确定性的识别准确性信息调整编码模式。
-
公开(公告)号：CN105847819B
公开(公告)日：2020-03-06
申请号：CN201510969813.6
申请日：2015-12-22
Applicant: 瑞萨电子株式会社
IPC: H04N19/423
Abstract: 本发明涉及图像处理设备和半导体设备。在图像处理设备中，运动图像解码处理从输入流提取待解码的目标图像的特征量，并且基于所述特征量，改变从外部存储器到高速缓存存储器的高速缓存填充的读取大小。所述特征量代表例如一个图片(帧或场)中的帧内宏块比例或运动向量变化。当帧内宏块比例高时，所述高速缓存填充的读取大小减小。
-
公开(公告)号：CN105763872B
公开(公告)日：2019-06-14
申请号：CN201510875698.6
申请日：2015-12-03
Applicant: 瑞萨电子株式会社
CPC classification number: H04N19/46 , H04N17/004 , H04N19/44 , H04N19/65 , H04N19/89
Abstract: 视频编码/解码系统及其诊断方法。视频编码/解码系统包括视频编码装置和视频解码装置。视频编码装置包括用于对诊断图像或正常图像进行编码的编码部分。视频解码装置包括：解码部分，用于对由编码部分编码的图像进行解码；校验信号产生部分，用于产生解码图像的校验信号；存储部分，用于存储诊断图像的校验信号的预期值或由校验信号产生部分产生的校验信号；和比较部分，用于将存储在存储部分中的校验信号与由校验信号产生部分产生的校验信号进行比较，以便检测从视频编码装置的图像输入部分到视频解码装置的图像输出部分的所有路径中的故障。
-
Patent Agency Ranking
公开(公告)号：CN109785880A
公开(公告)日：2019-05-21
申请号：CN201811326029.3
申请日：2018-11-08
Applicant: 瑞萨电子株式会社
IPC: G11C11/409
Abstract: 本发明的实施例涉及半导体器件、数据处理系统、数据读取方法以及数据读取程序。本发明提供一种抑制处理延迟的半导体器件。该半导体器件配备有：多个读取单元，该多个读取单元读取在具有多个存储体的存储器中跨该多个存储体存储的数据；以及访问方法管理部分，当读取单元中的一个读取单元读取数据时，该访问方法管理部分根据除该一个读取单元之外的读取单元的操作情况，确定读取开始存储体编号为要开始读取的存储体编号，并且将所确定的读取开始存储体编号指示给该一个读取单元。
-
公开(公告)号：CN107820086A
公开(公告)日：2018-03-20
申请号：CN201710600897.5
申请日：2017-07-21
Applicant: 瑞萨电子株式会社
IPC: H04N19/17 , H04N21/845
CPC classification number: H04N19/107 , G06T9/007 , H04N19/105 , H04N19/122 , H04N19/17 , H04N19/436 , H04N19/44 , H04N19/573 , H04N21/4728 , H04N21/816 , H04N21/8455
Abstract: 本发明涉及半导体装置、移动图像处理系统、控制半导体装置的方法。可以平滑地移动显示区域。半导体装置顺序地接收多个整体图像，每个整体图像包括多个小画面图像，并且每个整体图像在时间上是连续的并且形成移动图像；并且对接收到的整体图像进行解码。这里，半导体装置包括：接收单元，接收包括小画面图像的整体图像；确定单元，确定包括要解码的小画面图像并且被包括在整体图像中的解码区域；和，解码单元，解码由确定单元确定并且被包括在整体图像中的解码区域中的小画面图像。当在解码区域中出现帧内帧的小画面图像时，确定单元确定新的解码区域。
-
公开(公告)号：CN107197276A
公开(公告)日：2017-09-22
申请号：CN201710116777.8
申请日：2017-03-01
Applicant: 瑞萨电子株式会社
IPC: H04N19/152 , H04N19/176
CPC classification number: H04N5/23229 , H04N19/115 , H04N19/124 , H04N19/132 , H04N19/137 , H04N19/14 , H04N19/142 , H04N19/149 , H04N19/15 , H04N19/152 , H04N19/159 , H04N19/176 , H04N19/20
Abstract: 本发明涉及半导体设备、编码控制方法和相机设备。所述半导体设备包括：编码处理单元，其存储基于指定的编码控制信息来编码的输入数据的被编码流；缓冲器管理单元，其根据所生成数据量来计算——指示存储在发送缓冲器中的数据量的发送缓冲器占用量，以及指示存储在作为被编码流的目的地的接收缓冲器中的数据量的接收缓冲器占用量流；以及控制信息指定单元，其在发送缓冲器占用量等于或小于第一阈值时，向编码处理单元基于该接收缓冲器占用量来指定编码控制信息，并且当发送缓冲器占用量大于第一阈值时，指定编码控制信息以与在等于或小于第一阈值的情况下相比进一步减少所生成数据量。
-
公开(公告)号：CN106559675A
公开(公告)日：2017-04-05
申请号：CN201610822800.0
申请日：2016-09-13
Applicant: 瑞萨电子株式会社
IPC: H04N19/52 , H04N19/593 , H04N19/124 , H04N19/61 , H04N19/169
CPC classification number: H04N19/139 , H04N19/105 , H04N19/124 , H04N19/132 , H04N19/137 , H04N19/159 , H04N19/172 , H04N19/174 , H04N19/186 , H04N19/439 , H04N19/61 , H04N19/52 , H04N19/1887 , H04N19/593
Abstract: 一种半导体装置包括散列生成器，参考散列列表，帧模式确定单元，以及内部预测单元。散列生成器生成将被编码的目标帧的散列值。参考散列列表是用来记录由散列生成器生成的散列值。帧模式确定单元把由散列生成器生成的散列值与在参考散列列表中的散列值相比较。内部预测单元执行针对将被编码的目标帧的帧内预测。当将被编码的目标帧的散列值域在参考散列列表中的任意散列值一致时，内部预测单元跳过编码过程，并且输出对应于在参考散列列表中的任意散列值的编码信息。
-
公开(公告)号：CN104519354A
公开(公告)日：2015-04-15
申请号：CN201410513519.X
申请日：2014-09-29
Applicant: 瑞萨电子株式会社
IPC: H04N19/13 , H04N19/91 , H04N19/625 , H04N19/124
CPC classification number: H04N19/126 , H04N19/115 , H04N19/124 , H04N19/146 , H04N19/149 , H04N19/152 , H04N19/176 , H04N19/50 , H04N19/593
Abstract: 本发明涉及视频编码器及其操作方法。本发明提供一种视频编码器和操作该视频编码器的方法，来通过减少在量化器和编码部之间耦接的中间缓冲器的溢出风险实现高精度比特率控制。中间缓冲器将表示所存储的数据量大还是小的选择控制信号供应到选择器。如果选择控制信号表示大，则选择器将来自代码量估计部的估计代码量输出到比率控制器。如果选择控制信号表示小，则选择器将来自编码部的实际代码量输出到比率控制器。比率控制器根据选择器的输出计算量化位阶，并且将所计算的量化位阶反馈到量化器。量化器调整该量化位阶。
-
-
-
-
-
-
-
-
-
Search Results
61
records
(took 0.02 seconds)
