-
公开(公告)号：CN109656641A
公开(公告)日：2019-04-19
申请号：CN201811314496.4
申请日：2018-11-06
Applicant: 海南大学
IPC: G06F9/448
Abstract: 本发明实施例提供一种多层循环程序的运行系统和方法，通过将多层循环程序按程序代码的方式逐条存储，并且程序代码的类型包括数据运算程序代码和循环体描述代码，并根据当前输入的存储地址获取当前运行代码，再根据当前运行代码对每一循环体的循环次数和对每一循环体内数据运算程序代码的运行数量进行计数，根据当前运行代码和每一计数结果进行状态跳转，根据跳转后的状态获取下一运行代码的存储地址。该系统和方法仅根据当前运行代码并通过计数器计数的方式就能获取下一运行代码的存储地址，从而避免了现有技术中各种循环条件的复杂判断，简化了多层循环程序的运行过程，提高了多层循环程序的运行效率。
-
公开(公告)号：CN109635235A
公开(公告)日：2019-04-16
申请号：CN201811314439.6
申请日：2018-11-06
Applicant: 海南大学
IPC: G06F17/16
Abstract: 本发明实施例提供自共轭矩阵的三角部分存储装置和并行读取方法，所述装置包括：存储模块选择电路，用于选择待存取的自共轭矩阵三角部分各元素对应的存储模块；地址生成电路，用于计算所述待存取的自共轭矩阵三角部分各元素在其对应的存储模块中的逻辑地址；并行的m个存储模块，用于存储所述待存取的自共轭矩阵三角部分各元素所对应的数据；数据混洗模块，用于对从所述存储模块中读取出的数据进行混洗操作；取共轭模块，用于对经过混洗后的数据进行旁路操作和取共轭操作。本发明实施例只需对自共轭矩阵的三角部分进行存储，并支持并行读取并恢复自共轭矩阵的任意行向量和列向量，能充分利用硬件的并行计算单元，提高矩阵运算算法效率。
-
公开(公告)号：CN109634556A
公开(公告)日：2019-04-16
申请号：CN201811314546.9
申请日：2018-11-06
Applicant: 海南大学
IPC: G06F7/52
Abstract: 本发明实施例提供了一种乘累加器，包括：M级运算列，每一级运算列中包括若干个寄存器；其中，第一级运算列由N个乘法运算单元组成，每个乘法运算单元连接一个寄存器；第二级至第M‑1级运算列由加法运算单元组成，每个加法运算单元连接一个寄存器，第i级的加法运算单元数量为第M级运算列由个多路选择器以及N个寄存器组成，第j个多路选择器包括k+1‑b个输入端口，输入端口分别连接第二级到第k+2‑b级中第j个加法运算单元所连接的寄存器。本发明实施例提供的一种乘累加器及累加输出方法，既可以实现时间维度对乘法运算单元输出的累加，又可以对多路乘法运算单元输出进行分组累加，提高了乘累加器的灵活度，满足多种运算形式对乘累加器的需求。
-
公开(公告)号：CN109558567A
公开(公告)日：2019-04-02
申请号：CN201811315346.5
申请日：2018-11-06
Applicant: 海南大学
IPC: G06F17/16
Abstract: 本发明实施例提供自共轭矩阵的上三角部分存储装置和并行读取方法，所述装置包括：存储模块选择电路，用于选择待存取的自共轭矩阵上三角部分各元素对应的存储模块；地址生成电路，用于计算所述待存取的自共轭矩阵上三角部分各元素在其对应的存储模块中的逻辑地址；并行的m个存储模块，用于存储所述待存取的自共轭矩阵上三角部分各元素所对应的数据；数据混洗模块，用于对从所述存储模块中读取出的数据进行混洗操作；取共轭模块，用于对经过混洗后的数据进行旁路操作和取共轭操作。本发明实施例只需对自共轭矩阵的上三角部分进行存储，并支持并行读取并恢复自共轭矩阵的任意行向量和列向量，能充分利用硬件的并行计算单元，提高矩阵运算效率。
-
-
-
Search Results
24
records
(took 0.018 seconds)
