-
公开(公告)号：CN111599857A
公开(公告)日：2020-08-28
申请号：CN202010475767.5
申请日：2020-05-29
Applicant: 浙江大学
IPC: H01L29/10 , H01L29/20 , H01L29/24 , H01L29/778 , H01L29/78 , H01L21/335 , H01L21/336
Abstract: 本发明提供一种二维材料器件与GaN器件异质集成结构及制备方法，在同一蓝宝石衬底上异质集成二维材料器件与GaN器件，并通过二维材料器件控制GaN器件的开、关，提高整体异质集成结构的性能，发挥GaN器件优势；通过互连电极，实现电连接，降低寄生效应；在二维材料器件中，以二维材料层作为沟道，石墨烯层作为欧姆接触，解决二维材料器件欧姆接触不良的问题；通过T型栅极作为掩膜版并进行自对准工艺，形成第二源极及第二漏极，缩短了T型栅极与源极及漏极的距离，降低了二维材料器件的接入电阻，提高了二维材料器件的性能；本发明可充分发挥GaN器件的优势，并提高整个异质集成结构的性能。
-
公开(公告)号：CN111584347A
公开(公告)日：2020-08-25
申请号：CN202010477741.4
申请日：2020-05-29
Applicant: 浙江大学
IPC: H01L21/02
Abstract: 本发明的GaN-Si异质外延结构及制备方法，在Si基底中形成凹槽，并在凹槽底部形成局部SOI衬底，从而通过局部SOI衬底可吸收GaN层外延过程中产生的应力，降低AlxGa1-xN过渡层的厚度，减少生长工艺时间，降低工艺成本，且提高导热性能，同时局部SOI埋氧层，可提高GaN器件的击穿电压，且可减少RF应用时的损耗及串扰；通过覆盖凹槽侧壁的绝缘侧墙，可有效隔离外延生长的GaN层，降低工艺难度；在Si基底的凹槽中，进行区域选择性外延生长GaN层，可降低工艺难度；从而本发明可在大尺寸的Si基底上异质外延均匀的、高质量的GaN层。
-
公开(公告)号：CN111540674A
公开(公告)日：2020-08-14
申请号：CN202010659813.7
申请日：2020-07-10
Applicant: 浙江大学
IPC: H01L21/28 , H01L21/335 , H01L29/10 , H01L29/423 , H01L29/778
Abstract: 本发明提供一种桥式GaN器件及其制备方法，制备包括：提供具有缓冲结构和外延结构的半导体基底，在外延结构上形成钝化层，制备源极电极和漏极电极，制备栅极沟槽，形成桥式栅极结构。本发明通过堆叠多个二维电子气通道来增加晶体管的功率密度；通过桥式栅极结构的设计，基于埋入外延结构中的栅极，通过经由横向栅极电场调制二维电子气的宽度来控制漏极电流，减轻了源自电子速度调制的跨导的滚降，降低了跨导的峰值，实现了跨导变化的平坦化，提高了器件的线性度；本发明基于悬空桥式栅极结构的设计，消除了表面的高电场区域，解决了由此造成的电流衰减、崩塌效应，接触顶栅的缺乏还消除了栅漏极端的垂直电场，大大抑制了反压电效应并提高了可靠性。
-
公开(公告)号：CN111477545A
公开(公告)日：2020-07-31
申请号：CN202010274351.7
申请日：2020-04-09
Applicant: 浙江大学
IPC: H01L21/302 , H01L21/3065 , H01L29/778 , B23K26/362 , B23K26/70
Abstract: 本发明提供了一种GaN器件SiC衬底刻蚀方法，包括如下步骤：提供一衬底，所述衬底具有相对设置的第一表面和第二表面，在所述衬底的第一表面上形成有半导体器件层；通过激光刻蚀对所述衬底的第二表面进行刻蚀，并在所述衬底的第二表面形成盲孔；通过干法刻蚀对所述盲孔进行刻蚀，使所述盲孔贯通至所述半导体器件层远离所述衬底的表面。本发明通过采用激光刻蚀对SiC等衬底进行刻蚀，刻蚀过程稳定性好，可重复性高，避免了采用Ni等金属掩膜进行干法刻蚀所产生的沉积物；省去了制作光刻版的成本，简化了工艺复杂度和工艺时间；激光刻蚀过程不会使衬底温度升高，避免了键合晶圆的开裂问题。
-
公开(公告)号：CN110739227A
公开(公告)日：2020-01-31
申请号：CN201910924318.1
申请日：2019-09-27
Applicant: 浙江大学
IPC: H01L21/48 , H01L21/60 , H01L23/367 , H01L23/473
Abstract: 本发明公开了一种基于三维散热结构的三维异构射频模组的制作方法，具体包括如下步骤：101)芯片载板制作步骤、102)转接板制作步骤、103)键合步骤；本发明提供设置大流量散热沟槽的一种基于三维散热结构的三维异构射频模组的制作方法。
-
Patent Agency Ranking
公开(公告)号：CN105826392A
公开(公告)日：2016-08-03
申请号：CN201610337865.6
申请日：2016-05-22
Applicant: 浙江大学
IPC: H01L29/78 , H01L29/417
CPC classification number: H01L29/7835 , H01L29/41733 , H01L29/41741
Abstract: 本发明公开了一种小能带隙III?V族MOSFET器件的非对称型源漏极结构，属于半导体器件技术领域。本发明通过在源极、漏极引入不同高掺杂漏极、漏极材料结构，并在漏极引入场板、隔离层侧墙结构，在保证源极有足量载流子输入的情况下，在漏极减小最高电场强度，使器件的离子化效应以及隧道击穿效应产生阈值提高，从而减小漏电流。同时，通过隔离层侧墙，漏极寄生电容得以减小，器件的频率特性从而得以提高。本发明能够提高III?V MOSFET器件截止电压，减小离子化效应及隧道击穿效应，从而降低器件静态漏电流及相应静态功耗；同时通过减小寄生电容提高器件频率特性。
-
公开(公告)号：CN102025540A
公开(公告)日：2011-04-20
申请号：CN201010576589.1
申请日：2010-12-07
Applicant: 浙江大学
Abstract: 本发明提供了一种EPON网元设备的拓扑结构及配置方法，它雇佣三个OLT共同管理整个系统，协同工作，形成稳定的三角支撑，同时，每个OLT以及ONU都有两条光纤链路，互为主备，方便切换，这种保护拓扑架构不仅可以对EPON拓扑中的各个点进行保护，同时还可以借助网管以图形化的形式查出设备故障出现的点，便于问题的定位，分析，以及维护，实际操作表明，该方案可提供至少五个失误，即ONU中光路故障、分支段光纤故障、主干道光纤故障、OLT中光路故障，以及OLT完全故障等。
-
公开(公告)号：CN1425620A
公开(公告)日：2003-06-25
申请号：CN01142650.0
申请日：2001-12-12
Applicant: 浙江大学蓝星新材料技术有限公司
IPC: C03B18/12 , C03C17/245 , C03C17/34
Abstract: 本发明涉及浮法在线生产低辐射膜玻璃的方法，该方法利用化学汽相沉积法，在热的玻璃表面沉积氧化硅、氧化硼掺碳的屏蔽层和氧化锡、氧化锑掺氟、磷的低辐射层的复合膜层。用这种方法制得的膜层较现有技术在相同的温度下沉积速度高，膜层均匀，表面电阻小，导电率高，辐射率低，耐磨性好，抗碱性强，并具有生产稳定、生产效率高，适合制造大规格低辐射玻璃的优点。
-
公开(公告)号：CN118296976B
公开(公告)日：2024-08-27
申请号：CN202410729401.4
申请日：2024-06-06
Applicant: 浙江大学
IPC: G06F30/27 , G06F18/214 , G06F16/36 , G06F119/18
Abstract: 本申请提供微带滤波器设计迭代方法、系统、介质、产品及终端，本发明利用知识图谱中领域专家知识和规则来指导设计，使其设计结果更易解释，并通过对现有微带滤波器的需求、设计和制造阶段的相关文档和工程进行知识沉淀，形成知识图谱库以实现知识的重用和共享，知识得以不断地迭代优化，逐步减少设计人员的工作量，大幅度提高微带滤波器设计效率。
-
公开(公告)号：CN117155539B
公开(公告)日：2024-01-30
申请号：CN202311427424.1
申请日：2023-10-31
Applicant: 浙江大学
Abstract: 本申请提供模拟射频电路网表的混淆及其复原方法、装置、终端及介质，旨在利用电路设计原理图建立对应二级图模型，基于图的结构信息量化元器件节点重要性，根据量化后的节点重要性来对电路中的元器件进行白盒混淆加密，基于非对称加密对白盒解密查找表进行加密，保证了混淆还原文件即白盒解密查找表在传输过程中的安全性，基于进程控制保证只有对应仿真器所在进程能够读取解混淆后的电路网表保证了执行环境的安全性，解决了RSA黑盒加密电路细节不可见及基于密钥的电路性能锁定的安全性较低的问题，有效防止了模拟电路协同设计过程中的逆向工程。
-
-
-
-
-
-
-
-
-
Search Results
72
records
(took 0.027 seconds)
