-
公开(公告)号：CN105206545A
公开(公告)日：2015-12-30
申请号：CN201510519666.2
申请日：2015-08-21
Applicant: 杭州广立微电子有限公司 , 浙江大学
IPC: H01L21/66 , H01L23/488 , H01L23/544
CPC classification number: H01L23/544 , H01L22/10 , H01L23/488
Abstract: 本发明公开了一种可选择性配置连接的高密度集成电路测试芯片及其制作方法，该测试芯片包含一待测元件层含有若干个待测试元件、一焊盘层含有若干个用于测试的焊盘、导体连接层LA和LB。待测元件的连接端子经过导体连线被连接到导体连接层LA的可配置通孔连接区域上；焊盘经过导体连线被连接到导体连接层LB的可配置通孔连接区域上；导体连接层LA和LB相邻，可以通过通孔层实现相互的电学连接。用户在可配置通孔连接区域上选择不同的通孔配置并制造这些通孔，实现指定待测元件端子和焊盘之间的电学连接；对某个待测元件的测试仅需选择相应的通孔配置方案并制造通孔即可实现，而不需要重新设计其它连接层的走线，因此节省了连接层掩模。
-
公开(公告)号：CN104569612A
公开(公告)日：2015-04-29
申请号：CN201510004486.0
申请日：2015-01-06
Applicant: 浙江大学
Abstract: 本发明公开了一种片上任意波形的测量机构及其在建立时序库的应用方法，属于集成电路可制造性设计领域。片上波形测量机构由多路片上波形捕捉电路并联组成，片上波形捕捉电路由采样保持电路级联组成。片上波形捕捉电路的采样控制信号与被测波形信号之间存在频率差，从而实现对被测波形信号的测量及时域放大。片上波形测量机构工作时，关键信号使用连线长度来控制延时。利用片上波形的测量机构，实现集成电路片上单元的时序参数的测量，从而依靠物理测量的方法建立标准单元时序库。本发明在集成电路片上参数测量中具有很好的实用性。
-
公开(公告)号：CN102495360B
公开(公告)日：2014-05-07
申请号：CN201110425609.X
申请日：2011-12-16
Applicant: 浙江大学
IPC: G01R31/3185
Abstract: 本发明公开了一种安全扫描寄存器、安全扫描链及其扫描方法，属于集成电路可测性设计领域。安全扫描寄存器由D触发器、异或门和二选一多路复用器组成，D触发器的数据输入端与二选一多路复用器的输出端连接，D触发器的输出端与异或门的第一输入端相连，异或门的第二输入端与二选一多路复用器的第二数据输入端相连。其安全扫描链包括传统扫描寄存器和安全扫描寄存器，将所有寄存器级联，其个数和位置按照一定规则确定。本发明安全扫描链能抗击复位攻击，能以较小的面积代价获得足够的安全性，具有很好的实用性。
-
公开(公告)号：CN101751496A
公开(公告)日：2010-06-23
申请号：CN200910155077.5
申请日：2009-12-16
Applicant: 浙江大学
IPC: G06F17/50
Abstract: 本发明公开了一种快速提取SRAM时序库的方法，提取SRAM的时序信息，所述SRAM的时序信息包括SRAM输入引脚信号上升和下降时的建立时间和保持时间，以及SRAM输出引脚上升和下降时的延时；提取每一种时序信息时，提取该时序信息的两个变量分别为极限值时所对应的四个数值点；再利用插值法对所述的四个数值点进行填补，得到具有7×7矩阵结构的SRAM时序库。本发明方法由于仅提取每一种SRAM时序库2×2即四个数值点，只仿真4次，相比现有技术仿真49次大大提高了速度，可以精确地提供总线信号中每一位信号的具体值，进一步精确了时序库信息。可以较好的应用于SRAM应用系统的后端设计。
-
公开(公告)号：CN118113345A
公开(公告)日：2024-05-31
申请号：CN202410105108.0
申请日：2024-01-25
Applicant: 浙江大学
Abstract: 本发明公开了一种可调优的自适应数据预取方法及装置、电子设备。该方法附加在处理器的二级缓存上，将内存访问请求转换为差值序列，当访存的模式匹配时，选用序列的下一个作为预取的候选。本发明的方法会记录多种长度不同的序列，根据预测的值构建新的序列产生新的预取候选，并采用置信度衡量预取可靠性，跟踪预取质量的指标，形成负反馈动态地调整预取深度，同时开放配置的接口，支持软件对该方法进行调优。本发明的方法对缓存缺失的预测有较高的覆盖率及准确率，能够在较小的芯片面积和功耗开销情况下有效提高缓存命中率，从而使得附加有本发明装置的微处理器在运行不同类别的程序集时均能获得显著的性能提升。
-
Patent Agency Ranking
公开(公告)号：CN107264697B
公开(公告)日：2019-07-09
申请号：CN201710402525.1
申请日：2017-06-01
Applicant: 浙江大学
IPC: B62K11/00 , B60L15/28 , B62D6/00 , B62D137/00
CPC classification number: Y02T10/7275
Abstract: 本发明公开了一种无人自平衡行驶两轮转向系统，它包括车身、姿态检测传感器模块、摄像头阵列模块、转向控制电机模块、姿态调整陀螺仪模块、行进驱动电机模块、无线传输模块、平衡控制器及上位机；本发明中提出的无人自平衡行驶两轮转向系统可通过上位机软件中提供的人机指令接口设定无人自平衡行驶两轮转向系统车身的行进速度，分别应对静止和非静止两种条件选取不同的控制算法保持静止平衡和行进平衡。本发明中提出的无人自平衡行驶两轮转向系统在行进过程中，通过摄像头实时采集道路数据并通过无线传输模块发送至上位机，从而对无人自平衡行驶两轮转向系统车身的行进速度和方向进行控制，从而实现无人控制、保持平衡并自主行进的功能。
-
公开(公告)号：CN104569612B
公开(公告)日：2018-01-12
申请号：CN201510004486.0
申请日：2015-01-06
Applicant: 浙江大学
Abstract: 本发明公开了一种片上任意波形的测量机构及其在建立时序库的应用方法，属于集成电路可制造性设计领域。片上波形测量机构由多路片上波形捕捉电路并联组成，片上波形捕捉电路由采样保持电路级联组成。片上波形捕捉电路的采样控制信号与被测波形信号之间存在频率差，从而实现对被测波形信号的测量及时域放大。片上波形测量机构工作时，关键信号使用连线长度来控制延时。利用片上波形的测量机构，实现集成电路片上单元的时序参数的测量，从而依靠物理测量的方法建立标准单元时序库。本发明在集成电路片上参数测量中具有很好的实用性。
-
公开(公告)号：CN107294539A
公开(公告)日：2017-10-24
申请号：CN201710367404.8
申请日：2017-05-23
Applicant: 浙江大学
Abstract: 本发明公开了一种准动态霍夫曼硬件编码器及编码方法，编码器每次接收2n个BCD码数据进行编码，其中n为正整数；该编码器包括排序网络模块、树构建模块、树解析模块、级联FIFO、输出模块，排序网络模块和级联FIFO上均连接有一个4位的数据输入端口、一个开始信号端口、一个时钟端口以及一个低电平复位端口；排序网络模块、树构建模块、树解析模块以及输出模块依次相连，级联FIFO和输出模块相连；输出模块上具有一个n+1位的数据输出端口、一个n+1位的数据有效端口、一个数据输出起始信号端口和一个数据输出结束信号端口。设计结果表明，当使用Nexys4 DDR平台时，该编码器可以工作在100MHz以上的频率，同时具有高吞吐、低延迟、编码效率高和译码器简单的特性。
-
公开(公告)号：CN107264697A
公开(公告)日：2017-10-20
申请号：CN201710402525.1
申请日：2017-06-01
Applicant: 浙江大学
IPC: B62K11/00 , B60L15/28 , B62D6/00 , B62D137/00
CPC classification number: Y02T10/7275 , B62K11/00 , B60L15/28 , B60L2200/12 , B62D6/008
Abstract: 本发明公开了一种无人自平衡行驶两轮转向系统，它包括车身、姿态检测传感器模块、摄像头阵列模块、转向控制电机模块、姿态调整陀螺仪模块、行进驱动电机模块、无线传输模块、平衡控制器及上位机；本发明中提出的无人自平衡行驶两轮转向系统可通过上位机软件中提供的人机指令接口设定无人自平衡行驶两轮转向系统车身的行进速度，分别应对静止和非静止两种条件选取不同的控制算法保持静止平衡和行进平衡。本发明中提出的无人自平衡行驶两轮转向系统在行进过程中，通过摄像头实时采集道路数据并通过无线传输模块发送至上位机，从而对无人自平衡行驶两轮转向系统车身的行进速度和方向进行控制，从而实现无人控制、保持平衡并自主行进的功能。
-
公开(公告)号：CN116846545A
公开(公告)日：2023-10-03
申请号：CN202211668323.9
申请日：2022-12-23
Applicant: 浙江大学
Abstract: 本发明涉及物理不可克隆函数技术领域，公开了一种基于数据残留时间的SRAM‑PUF预选方法，包括：设置SRAM单元断电时间扫描步长、扫描总时长，获取每个断电扫描节点中所有偏‘1’和偏‘0’俩类SRAM单元的上电信息，获取俩类SRAM单元的数据残留时间，设置SRAM‑PUF响应长度以及是否进行SRAM单元分块操作，如果不进行SRAM单元分块，则从俩类SRAM单元的数据残留时间中筛选出SRAM‑PUF响应长度的SRAM单元下标，剩余SRAM单元成为掩码位；如果进行SRAM单元分块，则根据SRAM‑PUF响应长度将SRAM单元进行阵列分块，从SRAM单元分块中筛出偏向性强度最大的分块并从中筛出SRAM‑PUF响应长度的SRAM单元下标，此分块内剩余SRAM单元成为掩码位，根据SRAM单元下标生成SRAM‑PUF响应。具有稳定性、随机性高，测试及算法简单的特点。
-
-
-
-
-
-
-
-
-
Search Results
41
records
(took 0.025 seconds)
