-
公开(公告)号：CN106941114A
公开(公告)日：2017-07-11
申请号：CN201610003233.6
申请日：2016-01-05
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L29/417
Abstract: 本发明提供一种沟槽栅IGBT，包括：半导体衬底和第一结构，所述第一结构包括位于所述半导体衬底表面内的第一沟槽栅结构及第二沟槽栅结构；其中，第二沟槽栅结构位于两个第一沟槽栅结构之间，第一沟槽栅结构为真栅，第二沟槽栅结构为假栅；发射极金属与第二沟槽栅结构相接触。由于现有技术中的发射极金属接触区设置在沟槽之间，而本发明中的发射极金属接触区不限于沟槽之间，即发射极金属接触区包含了与假栅接触部分，增大了发射极金属接触区，使用此种结构并没有使沟槽间距增大，相反，还可以将第一沟槽栅结构与第二沟槽栅结构之间的距离适当缩小，使真栅与假栅之间的间距不再受发射极最小接触面积的影响，显著降低沟槽栅IGBT的导通压降。
-
公开(公告)号：CN106783952A
公开(公告)日：2017-05-31
申请号：CN201611207993.5
申请日：2016-12-23
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/06 , H01L29/739
CPC classification number: H01L29/7398 , H01L29/0642 , H01L29/7397
Abstract: 本发明公开了一种沟槽栅IGBT器件，包括从上到下依次设置的发射极层、N型漂移层、N型缓冲层、P+电极层，在所述N型漂移层中设置有与所述发射极层连接的P阱和浮空P阱，所述P阱两侧设置有多晶硅栅，在所述浮空P阱上与所述多晶硅栅层相邻的一侧设置有假栅，所述假栅用于将所述浮空P阱与所述多晶硅栅层分隔开。所述沟槽栅IGBT器件，通过在所述浮空P阱上与所述多晶硅栅层相邻的一侧设置假栅，将所述浮空P阱与所述多晶硅栅层分隔开，有效地减小了IGBT器件在开通过程中栅极电压过冲，从而降低了器件的开通损耗和EMI，获得更好的开关特性和可靠性。
-
公开(公告)号：CN107369703B
公开(公告)日：2020-12-04
申请号：CN201610318414.8
申请日：2016-05-13
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/06 , H01L29/739
Abstract: 本发明提供一种新型载流子增强注入型IGBT结构，包括：半导体衬底和元胞区；元胞区包括位于半导体衬底表面内的第一基区、第二基区、位于第一基区中的第一源区、位于第二基区中的第二源区、第一载流子存储区、第二载流子存储区和位于第一载流子存储区与第二载流子存储区之间的浮空区，浮空区与第一载流子存储区、第二载流子存储区均不接触。浮空区的设置使IGBT反向耐压时形成的电离受主，能吸收部分位于两侧载流子存储区发出的电离线，削弱曲率效应，降低元胞区附近的电场峰值，使电场分布均匀，进而提高IGBT的击穿电压，实现在提高IGBT电流密度的同时，提高击穿电压的目的。
-
公开(公告)号：CN107315320B
公开(公告)日：2019-01-22
申请号：CN201710323535.6
申请日：2017-05-10
Applicant: 株洲中车时代电气股份有限公司
IPC: G03F7/20 , G03F1/42 , H01L29/739 , H01L29/08 , H01L29/10 , H01L21/331
Abstract: 本发明公开了一种功率半导体芯片，该芯片的光刻版及其曝光方法，芯片包括：终端区，及位于终端区内的发射极区和栅极区。发射极区包括外围、主发射极区，栅极区包括栅极条、主栅极区、外围栅极和栅电阻。外围栅极位于主栅极区外周，主栅极区位于外围栅极包围的区域中心，外围栅极通过栅极条、栅电阻与主栅极区相连。外围栅极包括以中心对称和/或轴对称结构分布的断开点，外围栅极包围的区域被栅极条分隔为大小相同的若干个主发射极区。每个主发射极区均通过断开点与位于外围栅极外周的外围发射极区连通。本发明能够解决现有大尺寸芯片制作采用多块版拼接时，光刻版数量多、成本高，容易造成拼接误差，无法适用于复杂结构芯片制备的技术问题。
-
公开(公告)号：CN105244274B
公开(公告)日：2018-12-14
申请号：CN201510813146.2
申请日：2015-11-19
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/331 , H01L29/739 , H01L21/266
CPC classification number: H01L21/266 , H01L29/0619 , H01L29/0834 , H01L29/32 , H01L29/404 , H01L29/417 , H01L29/495 , H01L29/66333 , H01L29/66348 , H01L29/739 , H01L29/7395 , H01L29/7397 , H01L29/8611
Abstract: 本申请提供了一种逆导IGBT器件的制作方法，包括：提供半导体结构，该半导体结构包括相互分离的IGBT元胞区快速恢复二极管元胞区；在所述IGBT元胞区的上表面形成铜电极层；以所述铜电极层为阻挡层，对所述半导体结构进行离子注入；在所述快速恢复二极管元胞区的上表面形成金属电极层，所述金属电极层电连接所述IGBT元胞区上表面的铜电极层。通过离子注入对FRD元胞区进行少子寿命控制，提高了器件的性能。采用IGBT元胞区的铜电极层作为离子注入过程中的阻挡层，保护IGBT元胞区的半导体结构不受离子注入的影响，实现了在对FRD元胞区进行少子寿命控制的同时，不影响IGBT元胞区的少子寿命，进一步提高器件的性能。
-
Patent Agency Ranking
公开(公告)号：CN107240571B
公开(公告)日：2018-05-01
申请号：CN201710323534.1
申请日：2017-05-10
Applicant: 株洲中车时代电气股份有限公司
Abstract: 本发明公开了一种功率半导体芯片，包括该芯片的子模组及压接式封装模块，芯片包括：终端区，以及位于终端区内的有效区，有效区内设置有发射极区和栅极区。栅极区包括栅极电极、栅极母线，以及位于栅极电极外周的若干个外围栅极，栅极电极位于外围栅极包围区域的中心，栅极电极与外围栅极通过栅极母线相连。外围栅极包围的区域被栅极母线分隔成大小相同的若干子区域，该子区域内布置有发射极电极。外围栅极之间设置有断点，断点以中心和/或轴对称分布，位于外围栅极包围区域内和外围栅极外的发射极区通过断点连通。本发明能够解决现有模块难以实现各子模组间界面的均衡接触，以及结构和工艺复杂，成品率难以提高，难以实现批量制造的技术问题。
-
公开(公告)号：CN107425061A
公开(公告)日：2017-12-01
申请号：CN201610348468.9
申请日：2016-05-24
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L29/08 , H01L29/06
Abstract: 本发明提供一种新型变掺杂阳极IGBT结构及其制作方法，IGBT结构包括集电区，其中，集电区包括有源区对应的第一集电区和终端对应的第二集电区，第一集电区的掺杂剂量高于第二集电区的掺杂剂量。由于有源区对应的第一集电区与终端对应的第二集电区的掺杂剂量不相同，第一集电区的掺杂剂量高、空穴注入效率高，而第二集电区的掺杂剂量低、空穴注入效率低，可使得该IGBT结构既能获得良好的导通性能，又具有较高的抗动态雪崩性能。
-
公开(公告)号：CN107275394A
公开(公告)日：2017-10-20
申请号：CN201610216853.8
申请日：2016-04-08
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L23/58
Abstract: 本发明公开了一种功率半导体模块及其自保护方法，在第一金属化区与第二金属化区之间，或功率半导体芯片的发射极母排与集电极母排之间的功能单元。当功率半导体模块正常工作时，电流从集电极母排经第二金属化区流至功率半导体芯片，再经第一金属化区流至发射极母排。当功率半导体芯片工作时的发热使得功率半导体模块的内部上升至一定温度时，从集电极母排流过的电流通过功能单元直接流至发射极母排，而不再流过功率半导体芯片。本发明描述的功率半导体模块及其自保护方法无需外围控制电路参与，具有超温度自动保护功能，能够有效地保护功率半导体芯片因为过热而失效，同时降低了控制电路的复杂性，提高了系统工作的可靠性。
-
公开(公告)号：CN109768075A
公开(公告)日：2019-05-17
申请号：CN201711097975.0
申请日：2017-11-09
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/06 , H01L29/861 , H01L21/329
Abstract: 本发明公开了一种FCE二极管及其制造方法。所述FCE二极管包括：漂移层；位于漂移层的第一表面上的P型层；位于漂移层的第二表面上的N-缓冲层；通过向N-缓冲层注入N型离子而形成的N++掺杂层，其中N++掺杂层的厚度小于N-缓冲层的厚度；通过刻蚀N++掺杂层而形成的多个N++掺杂区以及每两个相邻N++掺杂区之间的沟槽，沟槽的底部10接触所述N-缓冲层；通过沟槽向N-缓冲层注入P型离子而形成的不与N++掺杂区接触的P++掺杂区，其中P++掺杂区的厚度小于N-缓冲层的厚度。采用本发明在保证较好的软恢复特性的同时提高P++掺杂区的接触效果，进而同时降低了FCE二极管阴极面的接触电阻。
-
公开(公告)号：CN108624844A
公开(公告)日：2018-10-09
申请号：CN201710160262.8
申请日：2017-03-17
Applicant: 株洲中车时代电气股份有限公司
Abstract: 本发明公开了一种晶圆背面金属薄膜及其制备方法，包括在晶圆背面溅射形成第一金属层；在晶圆背面与第一金属层接触处形成第一金属与硅的合金层；在第一金属层上溅射形成第二金属层；在第二金属层上溅射形成第三金属层，控制溅射后晶圆温度低于设定值，并在溅射时通入保护气体；关闭第三金属溅射，保持腔体中气体流通，当晶圆温度低于设定值，开启第三金属溅射，控制溅射后晶圆温度低于设定值，若第三金属层厚度未达目标值，则重复该步骤；若达目标值，在第三金属层上溅射形成第四金属层。本发明能解决现有工艺形成的金属薄膜存在较大应力而导致晶圆发生严重翘曲，使后端晶圆电参数测试、封装划片等工艺无法实现，并增加晶圆碎片率的技术问题。
-
-
-
-
-
-
-
-
-
Search Results
39
records
(took 0.047 seconds)
