公开(公告)号：CN112424949A

公开(公告)日：2021-02-26

申请号：CN201980046761.1

申请日：2019-07-10

Applicant: 株式会社FLOSFIA

Inventor： 杉本雅裕 ,  高桥勋 ,  四户孝 ,  雨堤耕史

IPC: H01L29/872 ,  H01L21/20 ,  H01L21/329 ,  H01L21/365 ,  H01L21/368 ,  H01L29/06 ,  H01L29/24 ,  H01L29/41 ,  H01L29/47 ,  H01L29/861 ,  H01L29/868 ,  H02M3/28

Abstract: 本发明提供一种尤其对功率器件有用且半导体特性优异的半导体装置。一种半导体装置(例如，结势垒肖特基二极管等)，在n型半导体层与电极之间设置有多个p型半导体(例如，镁掺杂氧化镓等)，所述半导体装置的特征在于，所述n型半导体层包含镓(例如，氧化镓等)，设置有三个以上的所述p型半导体，并且所述p型半导体埋入到所述n型半导体层中。

公开(公告)号：CN111357119A

公开(公告)日：2020-06-30

申请号：CN201880074220.5

申请日：2018-11-15

Applicant: 株式会社FLOSFIA

Inventor： 松田时宜 ,  杉本雅裕 ,  四户孝

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/329 ,  H01L21/336 ,  H01L21/337 ,  H01L21/338 ,  H01L29/12 ,  H01L29/41 ,  H01L29/47 ,  H01L29/739 ,  H01L29/808 ,  H01L29/812 ,  H01L29/872

Abstract: 提供一种半导体装置，其可以减小反向的漏电流，而且例如在使用介质击穿(dielectric breakdown)电场强度比SiC高得多的高电压下为低损耗的n型半导体(例如氧化镓等)等的情况下，能够不使半导体特性恶化且实现优良的半导体特性。一种半导体装置，至少包括n型半导体层，具有刚玉结构的结晶性氧化物半导体(例如为α-Ga2O3等)作为主成分；以及电场屏蔽层和闸电极，分别直接或隔着其他层被层叠于该n型半导体层上，其中，该电场屏蔽层包含p型氧化物半导体，而且该电场屏蔽层比该闸电极更深地埋入于该n型半导体层中。

公开(公告)号：CN117441234A

公开(公告)日：2024-01-23

申请号：CN202280031264.6

申请日：2022-04-25

Applicant: 株式会社FLOSFIA

Inventor： 杉本雅裕 ,  松田慎平 ,  樋口安史 ,  则松和良

IPC: H01L29/78 ,  H01L29/739 ,  H01L29/24 ,  H01L29/12

Abstract: 本发明提供一种特别对功率器件有用的、耐压性优异的半导体装置。一种半导体装置，至少具备：结晶性氧化物半导体层，包括沟道层和漂移层；以及栅电极，经由栅极绝缘膜配置在该沟道层上，在所述沟道层与所述漂移层之间具有电流阻断层，所述半导体装置的特征在于，所述漂移层包括第一结晶性氧化物作为主要成分，所述电流阻断层包括第二结晶性氧化物作为主要成分，所述第一结晶性氧化物和所述第二结晶性氧化物具有不同的组成。

公开(公告)号：CN112424948A

公开(公告)日：2021-02-26

申请号：CN201980046773.4

申请日：2019-07-10

Applicant: 株式会社FLOSFIA

Inventor： 杉本雅裕 ,  高桥勋 ,  四户孝 ,  雨堤耕史

IPC: H01L29/861 ,  C23C16/40 ,  H01L21/28 ,  H01L21/329 ,  H01L21/365 ,  H01L21/368 ,  H01L29/06 ,  H01L29/24 ,  H01L29/868 ,  H01L29/872

Abstract: 本发明提供一种尤其对功率器件有用且半导体特性优异的半导体装置。一种半导体装置(例如，结势垒肖特基二极管等)，在n型半导体层与电极之间设置有多个p型半导体(例如，镁掺杂氧化镓等)，所述半导体装置的特征在于，所述n型半导体层包含具有刚玉结构的结晶性氧化物半导体(例如，α型氧化镓等)作为主成分，设置有三个以上的所述p型半导体，并且所述p型半导体埋入到所述n型半导体层中。

公开(公告)号：CN111357117A

公开(公告)日：2020-06-30

申请号：CN201880074284.5

申请日：2018-11-15

Applicant: 株式会社FLOSFIA

Inventor： 松田时宜 ,  杉本雅裕 ,  四户孝

IPC: H01L29/12 ,  H01L21/28 ,  H01L21/329 ,  H01L21/336 ,  H01L21/337 ,  H01L21/338 ,  H01L29/41 ,  H01L29/47 ,  H01L29/739 ,  H01L29/78 ,  H01L29/808 ,  H01L29/812 ,  H01L29/872

Abstract: 提供一种半导体装置，例如在使用介质击穿(dielectric breakdown)电场强度比SiC高得多的高电压下为低损耗的n型半导体(例如氧化镓等)等的情况下，其可以不使半导体特性恶化，且实现优良的半导体特性。提供一种半导体装置，至少包含一闸电极和一通道层，该通道层直接或隔着其他层，在该闸电极的侧壁形成通道，其中，该通道层的一部分或全部包含p型氧化物半导体(例如氧化铱)。

公开(公告)号：CN110226235A

公开(公告)日：2019-09-10

申请号：CN201880008427.2

申请日：2018-01-17

Applicant: 株式会社电装 ,  丰田自动车株式会社

Inventor： 竹内有一 ,  铃木优 ,  杉本雅裕 ,  渡边行彦

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/76 ,  H01L29/06 ,  H01L29/12

Abstract: 具备元件分离层(14)以将主单元区域(Rm)与感测单元区域(Rs)之间电分离，在元件分离层(14)的底部具备电场缓和层(15)以缓和电场集中。此外，将电场缓和层(15)以直线状构成，将相邻的电场缓和层(15)以与相邻的p型深层(5)的间隔(Wd)相同的间隔形成，抑制电场的进入。进而，在从主单元区域(Rm)侧突出的电场缓和层(15)与从感测单元区域(Rs)侧突出的电场缓和层(15)之间，也使两者的间隔(Wp)为相邻的p型深层(5)的间隔(Wd)以下，抑制电场的进入。

公开(公告)号：CN102844867B

公开(公告)日：2015-08-05

申请号：CN201280001099.6

申请日：2012-02-06

Applicant: 株式会社电装 ,  丰田自动车株式会社

Inventor： 登尾正人 ,  山本建策 ,  松木英夫 ,  高谷秀史 ,  杉本雅裕 ,  副岛成雅 ,  石川刚 ,  渡边行彦

IPC: H01L29/10 ,  H01L29/78 ,  H01L29/739 ,  H01L29/16 ,  H01L21/336 ,  H01L29/66

CPC classification number: H01L29/7813 ,  H01L29/0634 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/66348 ,  H01L29/7397

Abstract: 一种SiC器件包括反型MOSFET，其具有：按照顺序叠置的衬底（1）、漂移层（2）以及基底区域（3）；基底区域（3）的上部中的源极和接触区域（4、5）；穿透源极和基底区域（4、3）的沟槽（6）；沟槽（6）中的栅极绝缘膜（8）上的栅电极（9）；与源极和基底区域（4、3）耦合的源电极（11）；衬底（1）的背面上的漏电极（13）；以及多个深层（10），所述深层位于漂移层（2）的上部中、比沟槽（6）更深、并且在与沟槽的纵向方向交叉的方向上延伸。每个深层（10）在深度方向上具有杂质浓度分布，并且在施加栅电压时，在沟槽侧上的深层（10）的一部分中提供反型层。

公开(公告)号：CN102403338B

公开(公告)日：2014-08-20

申请号：CN201110281178.4

申请日：2011-09-14

Applicant: 株式会社电装 ,  丰田自动车株式会社

Inventor： 山本敏雅 ,  杉本雅裕 ,  高谷秀史 ,  森本淳 ,  副岛成雅 ,  石川刚 ,  渡边行彦

IPC: H01L29/36 ,  H01L29/78 ,  H01L21/265 ,  H01L21/336

CPC classification number: H01L29/7813 ,  H01L29/086 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/45 ,  H01L29/66068

Abstract: 一种SiC半导体器件，包括：按下述顺序堆叠的衬底(1)、漂移层(2)和基极区(3)；第一和第二源极区(4a，4b)和基极区中的接触层(5)；穿透所述源极和基极区的沟槽(6)；沟槽中的栅电极(8)；覆盖栅电极，具有接触孔的层间绝缘膜(10)；经由所述接触孔与所述源极区和所述接触层耦合的源电极(9)；衬底上的漏电极(11)；以及金属硅化物膜(30)。高浓度的第二源极区比低浓度的第一源极区更浅，且高浓度的第二源极区具有被层间绝缘膜覆盖的部分，该部分包括表面附近的低浓度的第一部以及比第一部深的高浓度的第二部。第二部上的金属硅化物膜的厚度大于第一部上的金属硅化物膜的厚度。

公开(公告)号：CN102856382A

公开(公告)日：2013-01-02

申请号：CN201210226273.9

申请日：2012-06-29

Applicant: 株式会社电装 ,  丰田自动车株式会社

Inventor： 宫原真一朗 ,  杉本雅裕 ,  高谷秀史 ,  渡边行彦 ,  副岛成雅 ,  石川刚

IPC: H01L29/78 ,  H01L29/04 ,  H01L29/06

CPC classification number: H01L29/7813 ,  H01L29/045 ,  H01L29/0865 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/7825 ,  H01L29/7827

Abstract: 本发明涉及一种碳化硅半导体器件。在碳化硅半导体器件中，多个沟槽（7）具有一个方向上的纵向方向并且以条纹图案布置。每个所述沟槽（7）均具有在所述纵向方向上延伸的第一侧壁和第二侧壁。所述第一侧壁与（11-20）平面和（1-100）平面中的一个平面成第一锐角，所述第二侧壁与（11-20）平面和（1-100）平面的所述一个平面成第二锐角，并且所述第一锐角小于所述第二锐角。第一导电类型区（5）仅与每个所述沟槽（7）的所述第一侧壁和所述第二侧壁中的所述第一侧壁接触，并且电流通路仅形成在所述第一侧壁和所述第二侧壁中的所述第一侧壁上。

公开(公告)号：CN104380471B

公开(公告)日：2017-10-27

申请号：CN201380031045.9

申请日：2013-06-06

Applicant: 株式会社电装 ,  丰田自动车株式会社

Inventor： 杉本雅裕 ,  高谷秀史 ,  添野明高 ,  森本淳 ,  竹内有一 ,  铃木巨裕 ,  副岛成雅 ,  渡边行彦

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/336 ,  H01L27/04 ,  H01L29/06 ,  H01L29/12 ,  H01L29/47 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

CPC classification number: H01L29/7811 ,  H01L21/046 ,  H01L21/0475 ,  H01L21/30604 ,  H01L21/308 ,  H01L21/761 ,  H01L21/8213 ,  H01L29/0615 ,  H01L29/063 ,  H01L29/0634 ,  H01L29/0661 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/157 ,  H01L29/158 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7806 ,  H01L29/7813 ,  H01L29/861 ,  H01L29/872

Abstract: SiC半导体装置具备以埋入沟槽(5a)内的方式具有低浓度区域(5b)和高浓度区域(5c)的p型区域(5)，该沟槽(5a)形成在单元区域中，由低浓度区域(5b)构成p型柱，并且由高浓度区域(5c)构成p+型深层。由此，能够由基于低浓度区域(5b)的p型柱和基于n型漂移层(2)的n型柱构成SJ构造，所以实现了导通电阻的降低。此外，通过基于高浓度区域(5c)的p+型深层在截止时阻断漏极电位，所以能够缓和对栅极绝缘膜(8)施加的电场，能够防止栅极绝缘膜(8)被破坏。因此，SiC半导体装置能够实现降低导通电阻和防止栅极绝缘膜(8)破坏这双方。