公开(公告)号：CN1484862A

公开(公告)日：2004-03-24

申请号：CN02803417.1

申请日：2002-09-17

Applicant: 松下电器产业株式会社

Inventor： 山下贤哉 ,  北畠真 ,  楠本修 ,  高桥邦方 ,  内田正雄 ,  宫永良子

IPC: H01L29/78

CPC classification number: H01L29/66068 ,  H01L29/105 ,  H01L29/1608 ,  H01L29/365 ,  H01L29/7725 ,  H01L29/7828 ,  H01L29/7838

Abstract: 一种半导体装置，具有存储型SiC－MISFET结构，包括在SiC基板上形成的p型SiC层(10)、n型沟道层(20)、栅极绝缘膜(11)、栅极(12)、n型沟道层(13a、13b)。沟道层(20)具有非掺杂层(22)、和在非掺杂层(22)的下端部附近设置的δ掺杂层(21)。由于在沟道层(20)的深部区域中具有高浓度的δ掺杂层(21)，从而可以使沟道层的表面区域中的电场减弱，提高电流驱动能力。

公开(公告)号：CN103069571B

公开(公告)日：2015-11-25

申请号：CN201280002382.0

申请日：2012-06-25

Applicant: 松下电器产业株式会社

Inventor： 高桥邦方 ,  庭山雅彦 ,  内田正雄 ,  工藤千秋

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/1608 ,  H01L29/045 ,  H01L29/1033 ,  H01L29/1041 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/66068 ,  H01L29/66666 ,  H01L29/7813 ,  H01L29/7827 ,  H01L29/7828

Abstract: 本发明提供一种碳化硅半导体元件，其具备：位于第1导电型的漂移层上的第2导电型的体区域；位于体区域上的第1导电型的杂质区域；贯通体区域及杂质区域并抵达漂移层的沟槽；配置于沟槽的表面上的栅极绝缘膜；以及配置于栅极绝缘膜上的栅电极，沟槽的表面包括第1侧面、及与第1侧面对置的第2侧面，体区域之中位于第1侧面的部分的至少一部分的第2导电型的掺杂物浓度要比体区域之中位于第2侧面的部分的第2导电型的掺杂物浓度更大。

公开(公告)号：CN103460411A

公开(公告)日：2013-12-18

申请号：CN201380000993.6

申请日：2013-03-04

Applicant: 松下电器产业株式会社

Inventor： 高桥邦方 ,  加藤亮 ,  吉田俊治 ,  横川俊哉

IPC: H01L33/32 ,  H01L21/205 ,  H01L33/06 ,  H01L33/16

CPC classification number: H01L33/14 ,  H01L21/02389 ,  H01L21/02433 ,  H01L21/02458 ,  H01L21/02507 ,  H01L21/0254 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/0262 ,  H01L33/007 ,  H01L33/0075 ,  H01L33/06 ,  H01L33/16 ,  H01L33/325

Abstract: 本发明所公开的氮化物半导体发光元件是以非极性面为生长面的发光元件，GaN/InGaN多量子阱有源层（105）包括配置于InyGa1-yN（0＜y＜1）阱层（104）内的、InyGa1-yN（0＜y＜1）阱层（104）与GaN势垒层（103）之间的、或GaN势垒层（103）的InyGa1-yN（0＜y＜1）阱层（104）侧的区域的Si掺杂层（110），GaN势垒层（103）的生长方向一侧界面的Si浓度为0或低于Si掺杂层（110）的Si浓度。

公开(公告)号：CN101542688A

公开(公告)日：2009-09-23

申请号：CN200880000265.4

申请日：2008-03-27

Applicant: 松下电器产业株式会社

Inventor： 高桥邦方 ,  工藤千秋

IPC: H01L21/265

CPC classification number: H01L29/7802 ,  H01L21/046 ,  H01L29/0661 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/66068

Abstract: 本发明提供一种包括如下所述的工序的碳化硅半导体元件的制造方法，即：向在具有第1及第2主面的碳化硅基板1的所述第1主面上形成的碳化硅层(2)的至少一部分中注入杂质离子(3)，形成杂质掺杂区域的工序(A)；在所述碳化硅层(2)的至少上面(2a)及所述碳化硅基板(1)的至少第2主面(12a)上形成具有耐热性的帽层(6)的工序(B)；和以规定的温度加热所述碳化硅层(2)，进行活化退火处理的工序(C)。

公开(公告)号：CN100472736C

公开(公告)日：2009-03-25

申请号：CN200410083545.X

申请日：2004-10-09

Applicant: 松下电器产业株式会社

Inventor： 山下贤哉 ,  北畠真 ,  楠本修 ,  高桥邦方 ,  内田正雄 ,  宫永良子

IPC: H01L21/336

CPC classification number: H01L29/518 ,  H01L21/049 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/513 ,  H01L29/66068 ,  H01L29/7827 ,  H01L29/7828

Abstract: 一种碳化硅—氧化物层叠体的制造方法，通过热氧化处理，在SiC基板(10)上形成作为主要由SiO2构成的氧化物层即栅极绝缘膜(7’)之后，在腔室(20)内的惰性气体气氛中进行退火。此后，在设置有真空泵(31)的腔室(30)内设置SiC基板(10)，并在超过1100℃且不足1250℃的高温下，将碳化硅—氧化物层叠体A暴露于被减压的NO气体气氛中，则氮会扩散到栅极绝缘膜(7’)内，从而可获得在下部具有氮浓度高的区域且相对介电常数在3.0以上的、作为含V族元素氧化物层的栅极绝缘膜(7)。也可以降低含V族元素氧化物层—碳化硅层之间的界面区域的界面能级密度。本发明提供一种用于制作低损耗且高可靠性的MISFET等的碳化硅—氧化物层叠体，及其制造方法以及半导体装置。

公开(公告)号：CN1505170A

公开(公告)日：2004-06-16

申请号：CN200310117969.9

申请日：2003-11-26

Applicant: 松下电器产业株式会社

Inventor： 高桥邦方 ,  楠本修 ,  北畠真 ,  内田正雄 ,  山下贤哉

IPC: H01L29/78 ,  H01L29/02 ,  H01L21/336

CPC classification number: H01L29/7828 ,  H01L29/045 ,  H01L29/0623 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/66068 ,  H01L29/7838

Abstract: 本发明提供一种SiC－MISFET及其制造方法。累积型SiC－MISFET，具备：SiC基板(1)、n型漂移层(2c)、p型阱区域(3)、n型源区域(4)、包含n型杂质成为累积型沟道层的SiC沟道层(5)、p型高浓度传导层(9)、栅绝缘膜(6)、栅电极(13)等。另外，设置向n型漂移层(2c)的上面部部分地注入p型杂质离子而形成的，并包含比阱区域(3)具有更高浓度的同导电型杂质的部分高浓度注入层(7A)。由此，提供常截止的累积型SiC－MISFET，可以流过高电流密度的漏极电流。

公开(公告)号：CN1349663A

公开(公告)日：2002-05-15

申请号：CN00807221.3

申请日：2000-11-20

Applicant: 松下电器产业株式会社

Inventor： 横川俊哉 ,  高桥邦方 ,  楠本修 ,  北畠真 ,  上野山雄

IPC: H01L29/872 ,  H01L21/338 ,  H01L29/812

CPC classification number: H01L29/155 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/365 ,  H01L29/812 ,  H01L29/872

Abstract: 在SiC、GaN、GaAs等的衬底3上,交互、叠层生长厚度50nm左右的未掺杂层22和厚度薄到能发挥量子效应程度(例如10nm左右)的n型掺杂层23、形成有源区30。因n型掺杂层23的量子效应产生的次能级使载流子能分布到未掺杂层22上,由于在杂质少的未掺杂层22中杂质散射减少,能够得到高的载流子迁移率,与此同时,当有源区全体耗尽化时,利用载流子从有源区30消失的现象,因未掺杂层22能够得到大的耐压值。

公开(公告)号：CN103430334A

公开(公告)日：2013-12-04

申请号：CN201380000898.6

申请日：2013-02-27

Applicant: 松下电器产业株式会社

Inventor： 加藤亮 ,  高桥邦方 ,  藤金正树 ,  横川俊哉

IPC: H01L33/22 ,  H01L21/205 ,  H01L33/32 ,  H01L33/50

CPC classification number: H01L33/20 ,  H01L21/0237 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/02576 ,  H01L21/0262 ,  H01L33/025 ,  H01L33/16 ,  H01L33/22 ,  H01L33/32 ,  H01L33/325 ,  H01L33/40 ,  H01L2224/14

Abstract: 本申请所公开的氮化物半导体发光元件，具备如下：n侧电极；p侧电极；与n侧电极电连接的n型氮化物半导体层；具有非极性面或半极性面的主面的p型氮化物半导体层；和位于n型氮化物半导体层和p型氮化物半导体层之间的活性层。p型氮化物半导体层包含具有30纳米以上、50纳米以下的高度的突起，突起由不仅含有镁、而且也含有硅的p型氮化物半导体形成，p型氮化物半导体具有1.0×1017cm-3以上、6.0×1017cm-3以下的硅浓度，突起从活性层朝向p侧电极突出，氮化物半导体发光元件在俯视下，p侧电极与突起重叠，突起含有位错，且在突起的周围形成有由p型氮化物半导体形成的平坦面，并且突起具有比平坦面高的位错密度。

公开(公告)号：CN1532943B

公开(公告)日：2011-11-23

申请号：CN200410030008.9

申请日：2004-03-17

Applicant: 松下电器产业株式会社

Inventor： 楠本修 ,  北畠真 ,  高桥邦方 ,  山下贤哉 ,  宫永良子 ,  内田正雄

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7802 ,  H01L21/0485 ,  H01L23/485 ,  H01L29/1608 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7813 ,  H01L29/7828 ,  H01L29/7835 ,  H01L29/8083 ,  H01L29/812 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种碳化硅半导体器件及其制造方法，在使用碳化硅的半导体器件中，通过提高电极与层间绝缘膜之间的贴紧性来提高可靠性。在本发明的半导体器件中设置有：碳化硅衬底(1)、n型的高电阻层(2)、设置在高电阻层(2)的表面一层的阱区域(3)、设置在阱区域(3)内的p+接触区域(4)、设置在阱区域(3)中的p+接触区域(4)的两侧的源极区域(5)、设置在源极区域(5)上且由镍构成的第(1)源电极(8)、覆盖第(1)源电极(8)且由铝构成的第(2)源电极(9)、设置在被两个阱区域(3)夹着的高电阻层(2)上的栅极绝缘膜(6)、由铝构成的栅电极(10)、及覆盖第(2)源电极(9)和栅电极(10)上且由氧化硅膜构成的层间绝缘膜(11)。由于第(2)源电极(9)与层间绝缘膜(11)的贴紧性比第(1)源电极(8)好，因此层间绝缘膜(11)与源电极难以脱离。

公开(公告)号：CN101542688B

公开(公告)日：2011-03-30

申请号：CN200880000265.4

申请日：2008-03-27

Applicant: 松下电器产业株式会社

Inventor： 高桥邦方 ,  工藤千秋

IPC: H01L21/265

CPC classification number: H01L29/7802 ,  H01L21/046 ,  H01L29/0661 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/66068

Abstract: 本发明提供一种包括如下所述的工序的碳化硅半导体元件的制造方法，即：向在具有第1及第2主面的碳化硅基板1的所述第1主面上形成的碳化硅层(2)的至少一部分中注入杂质离子(3)，形成杂质掺杂区域的工序(A)；在所述碳化硅层(2)的至少上面(2a)及所述碳化硅基板(1)的至少第2主面(12a)上形成具有耐热性的帽层(6)的工序(B)；和以规定的温度加热所述碳化硅层(2)，进行活化退火处理的工序(C)。