-
公开(公告)号：CN112445520B
公开(公告)日：2022-11-15
申请号：CN201910794939.2
申请日：2019-08-27
Applicant: 无锡江南计算技术研究所
Abstract: 本发明公开一种针对循环内条件转移指令的转移预测优化方法，包括以下步骤：S11、判断一次循环内的指令条数是否能够满足带条件标记的运算指令在带条件转移标志位的条件转移指令之前至少提前N条的条件；S12、如果满足条件，编译器直接生成汇编代码，如果不满足，编译器根据循环体代码量与条件N计算需要循环展开的次数，进行循环展开，生成汇编代码；S13、带条件标记的运算指令提前改变条件转移指令的转移标志位；S14、条件转移指令根据对应的条件标记位进行判断，如果成立，则处理器根据条件转移标记指示跳转取指，否则顺序取指；S15、不论预测为跳转还是不跳转，条件标记位使用后即作废，转移指令条件标记位清0。本发明能够规避循环最后一次转移带来的性能损失。
-
公开(公告)号：CN109240702B
公开(公告)日：2022-06-14
申请号：CN201810929684.1
申请日：2018-08-15
Applicant: 无锡江南计算技术研究所
IPC: G06F8/41
Abstract: 本发明公开一种多线程模式下的快速段式编址配置和访问方法，包括如下步骤：S101、用户程序中使用存储层次关键字；S102、编译器识别并处理用户程序中的关键字；S103、链接器处理重定位信息及多层次数据段；S104、加载器内存加载；S105、程序运行时读取内部寄存器。本发明在编译链接阶段识别和处理多层次存储关键字，程序加载阶段识别和处理多层次存储数据段，程序运行时充分利用CPU提供的内部寄存器获取本线程多层次存储数据段基址，提高了访存效率和灵活性。
-
公开(公告)号：CN114217810A
公开(公告)日：2022-03-22
申请号：CN202110398340.4
申请日：2021-04-14
Applicant: 无锡江南计算技术研究所
IPC: G06F8/41
Abstract: 本发明公开一种数据cache属性细粒度切换的方法，包括以下步骤：S1：编译选项识别：从程序的编译命令中识别‑fdynamic‑uncache‑symbols选项，若识别成功，使能编译器cache动态配置机制；S2：循环处理程序声明的数据，判定数据默认的Cache属性；S3.1：针对默认属性为可Cache访问的数据，假定其符号为“xxx”，编译器进行编译指示处理；S3.2：针对默认属性为不可Cache访问的数据，假定其符号为“xxx”，编译器进行编译指示处理本发明提高了用户程序数据对Cache空间的整体利用率，进而提高程序运行性能。
-
公开(公告)号：CN112446471A
公开(公告)日：2021-03-05
申请号：CN201910799257.0
申请日：2019-08-28
Applicant: 无锡江南计算技术研究所
Abstract: 本发明公开一种基于异构众核处理器的卷积加速方法，包括以下步骤：S1、根据异构众核处理器的核数，确定输入特征图和卷积核的多核划分方法，实现众核并行加速，S2、各计算核心将划分后的数据通过DMA（直接存储器访问）的方式传输至片上存储器，实现片上存储加速，S3、将卷积操作核心计算过程中的标量计算操作优化为向量计算操作，实现SIMD指令加速，S4、结合异构众核处理器流水线特性，对卷积核心计算过程的指令流进行优化，以提高执行效率，实现指令并行加速。本发明对卷积操作进行加速，显著提升了卷积神经网络在异构众核处理器上的训练和推理性能。
-
公开(公告)号：CN112445482A
公开(公告)日：2021-03-05
申请号：CN201910794946.2
申请日：2019-08-27
Applicant: 无锡江南计算技术研究所
IPC: G06F8/41
Abstract: 本发明公开一种面向容量受限的程序栈空间深度追溯方法，包括以下步骤：S1、在链接器中建立函数信息的数据结构，形成函数调用关系流程图；S2、获取所有的函数符号信息，建立相应的函数信息数据结构，并将函数的名称、PC值范围、自身栈空间深度信息安装到对应的函数信息结构中；S3、遍历程序所有的重定位信息，根据重定位信息来确定函数调用关系，根据分析结果更新各个函数信息的链表指针；S4、对建立的函数调用关系图做深度优先遍历，通过累加计算获取根节点函数的栈空间深度，对所有根节点栈空间深度做排序后输出。本发明通过静态分析的方法获取栈空间信息，无需重新编译，无需运行插桩，对于程序分析、错误定位以及程序优化有着很好的指导作用。
-
Patent Agency Ranking
公开(公告)号：CN112445465A
公开(公告)日：2021-03-05
申请号：CN201910799245.8
申请日：2019-08-28
Applicant: 无锡江南计算技术研究所
Abstract: 本发明公开一种基于C代码生成的神经网络模型推理和训练方法，包括以下步骤：S1、以通过各种AI编程框架开发的模型作为输入，AI框架编译器识别各种模型格式并转化为统一的计算图，将输入的模型转化为底层IR；S2、将S1中生成的计算图输入C代码生成模块，输出总控函数；S3、C代码生成模块针对不同的底层IR，生成对应的C代码；S4、将生成的总控函数、各IR对应的C代码以及C‑基础算子库，输入到支持C语言和相应硬件平台的基础编译器，通过基础编译器的优化过程转化为运行程序，并在对应硬件平台上执行推理过程、训练过程。本发明实现了AI框架编译器在LLVM不支持的硬件平台上的快速移植，能够快速实现神经网络模型在LLVM不支持的特定硬件平台上的训练和推理过程。
-
公开(公告)号：CN105426226B
公开(公告)日：2018-07-06
申请号：CN201510828419.0
申请日：2015-11-24
Applicant: 无锡江南计算技术研究所
IPC: G06F8/41
Abstract: 本发明提供了一种异构代码融合的编译和生成方法，包括：利用运算控制核心编译器和运算核心编译器分别为运算控制核心和运算核心生成第一对象文件和第二对象文件；运算核心编译器自动实现对第一对象文件中的函数的重命名，在函数名的前加上前缀；链接器将重命名后第一对象文件与第二对象文件链接融合为统一的可执行程序。
-
公开(公告)号：CN105487839A
公开(公告)日：2016-04-13
申请号：CN201510827879.1
申请日：2015-11-24
Applicant: 无锡江南计算技术研究所
IPC: G06F9/38
CPC classification number: G06F9/3887
Abstract: 本发明提供了一种面向连续不对界向量数据访问的编译优化方法，包括：对一个基本块内的所有指令按照依赖性关系自底向上进行遍历搜索；当搜索到存在不对界向量数据访问关系的第一访存指令和第二访存指令时，对第一访存指令和第二访存指令进行检测以判断第一访存指令和第二访存指令是否满足预定条件；在第一访存指令和第二访存指令满足预定条件的情况下，删除第一访存指令和第二访存指令中的一个访存指令；将与被删除指令有关的数据依赖转移到未被删除的另一个访存指令上。
-
公开(公告)号：CN114217809B
公开(公告)日：2024-04-30
申请号：CN202110398338.7
申请日：2021-04-14
Applicant: 无锡江南计算技术研究所
IPC: G06F8/41
Abstract: 本发明公开一种无横向一致性的众核精简Cache协议实现方法，包括以下步骤：S1、对Cache行内数据更新情况进行分析，标记出被更新的数据；S2、如果Cache行内所有数据都没有被更新，或者Cache行内所有数据都被更新，跳转至S5，如果Cache行内只有部分数据被更新，跳转至S3；S3、当一个Cache行内的数据只有部分内容需要写回时，其他位掩码置0；S4、根据掩码粒度大小与置位情况，更新主存中对应掩码位为1的数据；S5、直接对Cache行进行写回操作。本发明有效解决共享主存Cache结构的假共享问题，还可以提高写回效率、有效降低处理器在Cache数据管理方面的硬件开销。
-
公开(公告)号：CN112558978B
公开(公告)日：2022-11-25
申请号：CN201910918623.X
申请日：2019-09-26
Applicant: 无锡江南计算技术研究所
Abstract: 本发明公开一种支撑异构众核全芯片视角的加速编程和编译方法，包括以下步骤：S1、识别__cross关键字声明的全局变量；S2、初始化操作；S3、全芯片加速模式的选择；S4、启动N个运算核组；S5、进入等待所有线程结束的状态；S6、进入等待S4中线程函数的状态信息的状态；S7、置线程结束的标志；S8、线程回收操作；S9、创建pthread线程；S10、线程绑定操作；S11、每个pthread线程将运算核组编号对应的运算核组启动；S12、进入等待线程结束的状态；S13、启动线程函数执行；S14、置线程结束的标志；S15、进行线程回收操作，更新加速核心的状态信息；S16、控制核心运行结束。本发明支持全芯片视角多模式的并行加速，以应对异构众核处理器的芯片特点和应用需求，为用户提供全片内存视角和全片资源管理方案。
-
-
-
-
-
-
-
-
-
Search Results
47
records
(took 0.029 seconds)
