交替式ADC
    21.
    发明授权

    公开(公告)号:CN103053114B

    公开(公告)日:2016-11-16

    申请号:CN201080068672.6

    申请日:2010-12-21

    CPC classification number: H03M1/1215 H03M1/1225 H03M1/164 H03M1/44

    Abstract: 流水线型模数转换器(ADC)常用于高频应用中;然而,工作在高采样率常常将导致高功耗或者紧的时序约束。因此,这里提出了一种ADC,其允许宽松的时序(这能够采用高采样率)以及低功耗。这是通过使用在时钟信号的非重叠部分进行采样的多路复用的前端跟踪与保持(T/H)电路并且结合“重复使用”或者共享的模拟处理电路来实现的。并行的跟踪与保持(T/H)电路(304,306)接收模拟输入信号(AIN或者先前的残差)并通过时钟电路303提供半时钟周期(CLK/2)以在非重叠的逻辑相位上进行采样/保持。跟踪与保持(T/H)电路(304,306)通过多路复用器(308)分别耦合到模数转换器(ADC 310),并且耦合到数模转换器(DAC 312)、加法器(314)以及放大器(316),以执行模拟处理,从而解析用于数字输出电路(104)的采样信号并且产生残差信号(ROUT)。

    具有三级DAC元件的流水线结构的ADC

    公开(公告)号:CN103155416B

    公开(公告)日:2016-03-30

    申请号:CN201180049508.5

    申请日:2011-10-14

    CPC classification number: H03M1/069 H03M1/44

    Abstract: 本发明涉及一种流水线结构的模数转换器(ADC),其包括三态数模转换器(DAC)开关或部分。示例DAC300具有逻辑电路304以及三态DAC开关302-1到302-k。在操作中,逻辑电路304从ADC接收控制字,并为每个三态开关产生多个控制信号。开关可以包括晶体管和电流源,以便开关可以基于控制信号产生“+1”、“-l”或“0”逻辑状态。

    用于差分信令的对内偏移消除

    公开(公告)号:CN103650347A

    公开(公告)日:2014-03-19

    申请号:CN201280033360.0

    申请日:2012-05-04

    Inventor: R·F·佩恩

    CPC classification number: H03K5/003 H04L25/0276

    Abstract: 本发明提供一种对差分信号去偏移的方法。测量来自测量电路(304)的差分信号(INP、INM)的共模电压(VCM)以及来自平均电路(302)的差分信号的共模电压的平均值(VCMA)。在放大器(306)上确定差分信号的第一部分和第二部分之间的差(INP-INM),并且在放大器(308)上从共模电压和平均值导出去偏移信息(2*(VCM-VCMA))。然后在求和器(310)上将去偏移信息和所述差组合以对差分信号去偏移。

Patent Agency Ranking