-
公开(公告)号：CN112655038B
公开(公告)日：2022-08-09
申请号：CN201880097155.8
申请日：2018-09-06
Applicant: 夏普株式会社
Abstract: 在有源矩阵基板的制造方法中，形成基底无机绝缘膜的工序包括：在基底无机绝缘膜上涂布抗蚀剂的工序；通过第一灰化处理，在抗蚀剂的表面形成凹凸面的灰化处理工序；以及接着灰化处理工序，通过进行第二灰化处理和基底无机绝缘膜的蚀刻处理，使基底无机绝缘膜的表面粗面化的粗面化工序。在形成半导体膜的工序中，半导体膜的至少一部分仿照基底无机绝缘膜的粗糙面，从而对表面进行粗面化。
-
公开(公告)号：CN113287368A
公开(公告)日：2021-08-20
申请号：CN201980088682.7
申请日：2019-01-17
Applicant: 夏普株式会社
Abstract: 包括；第一树脂层(8)，在构成TFT层的至少一层的无机绝缘膜(17)中，以将沿着弯曲部(B)的延伸方向形成的狭缝(S)填埋的方式设置；以及多个第一引绕配线(18h)，设置在第一树脂层(8)上，与弯曲部(B)的延伸方向正交的方向互相平行地延伸，在第一树脂层(8)和各第一引绕配线(18h)之间，与第一树脂层(8)和各第一引绕配线(18h)接触，并且以与各第一引绕配线(18h)的至少一部分重叠的方式设置有第一保护层(7a)。
-
公开(公告)号：CN112997236A
公开(公告)日：2021-06-18
申请号：CN201880099376.9
申请日：2018-11-16
Applicant: 夏普株式会社
Abstract: 由于设置于边框区域的外缘附近的TEG设置于显示区域，且实际上配置于远离用于显示画面的TFT的位置，从而存在与显示区域内的TFT的特性的变化的方式不同的风险。因此，提供一种显示装置，所述显示装置的特征在于：TEG图案设置于显示区域与沟槽之间，虚设像素电路设置于显示区域与堰堤壁之间，TEG图案设置于显示区域的外侧，并且至少虚设电路相邻地设置。
-
公开(公告)号：CN111133566A
公开(公告)日：2020-05-08
申请号：CN201780095340.9
申请日：2017-09-28
Applicant: 夏普株式会社
IPC: H01L21/768 , H01L23/522
Abstract: 源极电极(76)覆盖形成于无机绝缘膜(73)及无机绝缘膜(75)的一个接触孔(81)，且分别电连接于在接触孔(81)内露出的栅极电极(72)及电容电极(74)。
-
公开(公告)号：CN101595514B
公开(公告)日：2011-11-30
申请号：CN200880003585.5
申请日：2008-04-17
Applicant: 夏普株式会社
IPC: H01L31/0352
CPC classification number: H01L31/035281 , G02F1/13318 , G02F1/1362 , H01L27/1446 , H01L31/0232 , H01L31/153 , H01L31/1804 , Y02E10/547
Abstract: 本发明提供一种能够抑制光电二极管的输出特性的偏差的显示装置及其制造方法。制造包括有源矩阵基板(2)和光电二极管(6)的显示装置。首先，在玻璃(12)基板上，依次形成硅膜(8)和覆盖硅膜(8)的层间绝缘膜(15)。接着，形成金属膜，对其进行蚀刻，形成横贯硅膜(8)的金属配线(10、11)。然后，使用具有使与p层(9a)的预定形成区域重合的部分露出的开口部(24a)，并且开口部(24a)的一部分由金属配线(10)形成的掩模，进行p型杂质的离子注入。而且，使用具有使与n层(9c)的预定形成区域重合的部分露出的开口部(25b)，并且开口部(25a)的一部分由金属配线(11)形成的掩模，进行n型杂质的离子注入。
-
Patent Agency Ranking
公开(公告)号：CN101595514A
公开(公告)日：2009-12-02
申请号：CN200880003585.5
申请日：2008-04-17
Applicant: 夏普株式会社
CPC classification number: H01L31/035281 , G02F1/13318 , G02F1/1362 , H01L27/1446 , H01L31/0232 , H01L31/153 , H01L31/1804 , Y02E10/547
Abstract: 本发明提供一种能够抑制光电二极管的输出特性的偏差的显示装置及其制造方法。制造包括有源矩阵基板(2)和光电二极管(6)的显示装置。首先，在玻璃(12)基板上，依次形成硅膜(8)和覆盖硅膜(8)的层间绝缘膜(15)。接着，形成金属膜，对其进行蚀刻，形成横贯硅膜(8)的金属配线(10、11)。然后，使用具有使与p层(9a)的预定形成区域重合的部分露出的开口部(24a)，并且开口部(24a)的一部分由金属配线(10)形成的掩模，进行p型杂质的离子注入。而且，使用具有使与n层(9c)的预定形成区域重合的部分露出的开口部(25b)，并且开口部(25a)的一部分由金属配线(11)形成的掩模，进行n型杂质的离子注入。
-
公开(公告)号：CN113661577B
公开(公告)日：2024-08-23
申请号：CN201980095132.8
申请日：2019-04-09
Applicant: 夏普株式会社
IPC: H01L29/786 , H10K59/121 , H10K59/124 , H05B33/02 , H05B33/10
Abstract: 在显示装置中，包括与多个像素对应的像素电路，在基板(2)上依次层叠有半导体层(5)、栅极绝缘膜(6)、栅极(7)、第一层间绝缘膜(8)、电容电极(9)以及第二层间绝缘膜(10)。像素电路包含驱动晶体管(1)、电容和连接布线(11)。电容电极(9)在俯视时与栅极(7)重叠的位置的一部分设置有第一开口(9a)和第二开口(9b)。第一层间绝缘膜(8)和第二层间绝缘膜(10)具有设置在被第一开口(9a)包围的位置的接触孔(14)和设置在被第二开口(9b)包围的位置的孔(15)。连接布线(11)经由接触孔(14)与栅极(7)连接。孔(15)与半导体层(5)的沟道区域(5a)的一部分在俯视时重叠。
-
公开(公告)号：CN113169231B
公开(公告)日：2024-04-05
申请号：CN201880099988.8
申请日：2018-12-07
Applicant: 夏普株式会社
IPC: H10K59/121 , H10K59/12 , H01L29/786 , G09F9/30 , H05B33/02 , H05B33/10
Abstract: 各像素电路包括：TFT；以及电容器，其包含以TFT的岛状设置的栅极(14a)、在栅极(14a)上设置的第一无机绝缘膜以及在该第一无机绝缘膜上以与栅极(14a)重叠的方式设置的电容电极(16c)，不与半导体层(12a)重叠的部分中沿着栅极(14a)的周端面的周向的至少一部分与基底基板的上表面所成的角度大于在半导体层(12a)中俯视时重叠的部分中栅极(14a)的周端面与基底基板的上表面所成的角度。
-
公开(公告)号：CN110832626B
公开(公告)日：2024-03-12
申请号：CN201780092572.9
申请日：2017-06-30
Applicant: 夏普株式会社
IPC: H01L21/336 , H01L21/02 , H01L27/12 , H01L29/786
Abstract: 柔性有机EL显示装置包括藉由电子背散射衍射法的硅的结晶方位对齐于001面的程度为3以上的多晶硅层(15)。
-
-
-
-
-
-
-
-
-
Search Results
51
records
(took 0.02 seconds)
