公开(公告)号：CN110708061A

公开(公告)日：2020-01-17

申请号：CN201911121535.3

申请日：2019-11-15

Applicant: 复旦大学

Inventor： 徐荣金 ,  叶大蔚 ,  史传进

IPC: H03L7/087 ,  H03L7/089 ,  H03L7/091

Abstract: 本发明公开了一种全数字亚采样锁相环及其频率范围锁定方法，包括：时钟产生与控制电路；亚采样鉴相器，第一输入端与时钟产生与控制电路的第一输出端连接；数字环路滤波器，输入端与亚采样鉴相器的输出端连接；数控振荡器，第一输入端与数字环路滤波器的输出端连接，第一输出端与亚采样鉴相器的第二输入端连接；辅助频率锁定电路，第一输入端与时钟产生与控制电路的第二输出端连接，第二输入端与数控振荡器的第二输出端连接，输出端与数控振荡器的第二输入端连接。此发明解决了传统亚采样锁相环频率锁定范围小，频率锁定辅助电路功耗大的问题，通过全数字模式切换器判定切换亚采样鉴相器的输出模式，扩展了频率锁定的范围。

公开(公告)号：CN110635801A

公开(公告)日：2019-12-31

申请号：CN201911026412.1

申请日：2019-10-26

Applicant: 复旦大学

Inventor： 徐荣金 ,  叶大蔚 ,  史传进

IPC: H03L7/089 ,  H03L7/099

Abstract: 本发明属于集成电路技术领域，具体为一种抑制参考杂散的注入锁定时钟倍频器。本发明包括：频率锁定单元、相位锁定单元、延时校正单元、注入脉冲产生电路、注入锁定数控振荡器和时钟与快照产生电路；频率锁定单元用于控制输出时钟信号的频率；相位锁定单元用于锁定输出时钟信号的频率和相位；延时校正单元用于降低相位误差路径上的延时；注入锁定数控振荡器用于产生输出高频时钟信号；时钟与快照产生电路用于将振荡器的高频时钟信号转换成低频率的快照信号。本发明由参考时钟信号生成脉冲信号，通过向振荡器中注入该稳定的低频脉冲信号，相位锁定和延时校正，使振荡器锁定在目标频率，输出时钟信号具有较低的相位噪声和参考杂散。

公开(公告)号：CN110174834A

公开(公告)日：2019-08-27

申请号：CN201910467046.7

申请日：2019-05-31

Applicant: 复旦大学

Inventor： 叶大蔚 ,  徐荣金 ,  屠于婷 ,  史传进

IPC: G04F10/00

Abstract: 本发明涉及一种低功耗时间数字转换器，包含预放大器、逐次逼近寄存器型的模拟数字转换器，输入伪差分形式的信号至预放大器；通过预放大器的相位频率侦测器、反相器、N型MOS电容组成的被动放大器以及源极跟随器，将输入的时域信号分别转成电压信号并放大，最后一起输入至逐次逼近寄存器型的模拟数字转换器转换成数字信号。本发明使用N型MOS电容组成的被动放大器，可提升时间数字转换器精度。反相器在输入信号采样结束后关闭，以及源极跟随器在还原状态时关闭，两种机制皆可以为低功耗时间数字转换器避免不必要的功率消耗，以达到低功耗的目的。

公开(公告)号：CN106067817A

公开(公告)日：2016-11-02

申请号：CN201610411806.9

申请日：2016-06-14

Applicant: 复旦大学

Inventor： 任俊彦 ,  王晶晶 ,  陈迟晓 ,  陈勇臻 ,  许俊 ,  叶凡 ,  李宁 ,  徐荣金 ,  李倩倩

IPC: H03M1/06 ,  H03M1/38

CPC classification number: H03M1/0695 ,  H03M1/38

Abstract: 本发明属于集成电路技术领域，具体为基于可控非对称动态比较器的1.5比特冗余加速的逐次逼近型模数转换器。本发明提供的模数转换器结构包括两个相同的栅压自举开关，一组对称的N位二进制电容阵列，两个可控非对称动态比较器，一个普通动态比较器和SAR ADC的数字逻辑电路模块。本发明引入1.5比特冗余加速技术，缩短了等待前几位建立完全的时间，加快了模数转换器的转换速率，增加了冗余度，减少误码、失码，提高精度。相比于传统技术，能够大幅度简化电路规模，特别是省略参考电压产生电路，继而降低模数转换器的功耗和面积，迅速变化建立等效参考电压值，加快模数转换器的转换速度，且具有普适性，可以应用于其他0.5比特的应用场景。