公开(公告)号：CN100341133C

公开(公告)日：2007-10-03

申请号：CN200410067600.6

申请日：2004-10-28

Applicant: 复旦大学

Inventor： 菅洪彦 ,  唐长文 ,  何捷 ,  闵昊

IPC: H01L21/70 ,  H01L21/02 ,  H01L21/76

Abstract: 本发明属于微电子技术领域，具体为一种采用标准CMOS工艺设计多PN结衬底隔离片上电感的方法。包括：单阱工艺中在阱上注入与阱离子极性相反的杂质，对于深阱工艺，在深阱上形成与该深阱离子相反类型的阱，形成与硅片垂直方向的双PN结；在此基础上，在其顶层阱上扩散与其离子相反的杂质，形成另外一个PN结，从而形成与硅片垂直的三串连PN结。PN结是线条形状的分离结构，与电感的线圈垂直的，放射状排放。通过调节铺在片上电感下面的单或多PN结衬底隔离层的反偏电压，控制电感的寄生电容，调谐谐振频率，使电感工作在自激振荡频率。

公开(公告)号：CN1665018A

公开(公告)日：2005-09-07

申请号：CN200510023534.7

申请日：2005-01-24

Applicant: 复旦大学

Inventor： 菅洪彦 ,  王俊宇 ,  唐长文 ,  闵昊

IPC: H01L21/82 ,  H01L21/02 ,  H01L29/00 ,  H01L27/00 ,  H01F17/00 ,  H01F41/00

Abstract: 本发明属于微电子技术领域，具体涉及一种用标准集成电路工艺片设计的高性能叠层结构差分驱动的对称电感。本发明通过通孔实现单圈的不同金属互连线线圈之间的串连连接，而保持电感两个信号端口的对称性，实现高性能而面积小的差分电感。本发明的电感，其叠层串连线圈之间的耦合系数大于平面螺旋电感之间的耦合系数，使小的面积就可以实现大的电感。叠层结构线圈之间的寄生电容是串连关系，以及最底层的线圈的交流电压最低，与衬底之间的电压差最小，意味着进一步降低了电感的寄生电容。