-
公开(公告)号：CN108400839A
公开(公告)日：2018-08-14
申请号：CN201810006993.1
申请日：2018-01-04
Applicant: 同济大学
CPC classification number: H04L1/0056 , H04L1/0041 , H04L1/1816
Abstract: 本发明涉及一种基于模拟混沌码的HARQ方法。一帧信源比特依次进行CRC编码，FEC编码和QAM调制。发送端把QAM符号的幅度缩放后进行混沌码编码，混沌码字为重传数据包。接收端收到的数据包经过信道补偿之后，把原始数据包和重传的数据包组合起来进行混沌码软译码和QAM软解调，之后得到FEC码字的对数似然比(LLR)。LLR经过FEC译码后若通过CRC校验则完成一帧信源比特的传输，并发送ACK信号，否则发送NACK信号并等待发送端发送更多的重传数据包。与现有技术相比，本发明能显著降低接收端输出的译码后信源的误码率。
-
公开(公告)号：CN105843589B
公开(公告)日：2018-05-08
申请号：CN201610157129.2
申请日：2016-03-18
Applicant: 同济大学
Abstract: 本发明涉及一种应用于VLIW类型处理器的存储器装置，用以在VLIW类型处理器中提高多个访存部件访问的效率，其特征在于，该存储器装置包括多个数据宽度均相同的子存储体，多个子存储体按照二维行列方式排布，所述的存储器根据地址信号和地址选择信号的组合设有两种工作方式：方式一：当存储器装置被用做指令存储器或指令缓存时，访问一次读出一个VLIW指令字；方式二：当存储器装置被用做数据存储器或数据缓存时，一次访问的数据作为单独一个数据字供处理器使用，或者作为多个数据字供处理器的SIMD数据通道使用。与现有技术相比，本发明具有灵活度高、效率高等优点。
-
公开(公告)号：CN107809399A
公开(公告)日：2018-03-16
申请号：CN201711043707.0
申请日：2017-10-31
Applicant: 同济大学
IPC: H04L25/02
Abstract: 本发明公开了针对量化毫米波多天线信道提出了基于最小均方误差的信道估计方法，该方案可以在接收端接收信号被量化的情况下，实现基于最小均方误差的信道估计，并且该估计方法同时利用EM算法，使得信道估计算法不依赖准确已知信道的统计信息。本发明充分考虑了接收端量化操作对信道估计的影响，并对其进行数学建模。在应用中，只需已知信道服从的概率模型，即可利用提出的迭代算法同时实现信道和概率模型参数的联合估计。本发明的优点在于无需准确知道信道的统计信息，只需知道服从的概率分布类型，然后通过EM算法实现概率分布参数和信道的联合估计，这一优点使得所提出的信道估计方案具有较广的应用场景和较强的鲁棒性，从而保证无线通信系统的稳定性。
-
Patent Agency Ranking
公开(公告)号：CN103970685B
公开(公告)日：2017-04-12
申请号：CN201310041565.X
申请日：2013-02-01
Applicant: 同济大学
IPC: G06F13/16
Abstract: 本发明涉及一种微处理器中存储资源全局调度装置及调度方法，所述的全局调度装置包括全局调度分配器、全局数据及地址总线和全局控制总线，所述的全局调度分配器通过全局数据及地址总线和全局控制总线分别连接存储模块中的至少一个存储器，所述的存储器通过全局数据及地址总线和全局控制总线相互连接；所述的调度方法为：微处理器静态或动态地生成存储资源优化信息，全局调度分配器接收存储资源优化信息后，生成相应的存储资源分配控制信号，并将该控制信号传输给相应的存储器，相应的存储器根据该控制信号对内部存储资源进行分配映射。与现有技术相比，本发明具有可进行资源统一分配、容错性好、可提高微处理器性能等优点。
-
公开(公告)号：CN105844040A
公开(公告)日：2016-08-10
申请号：CN201610196292.X
申请日：2016-03-31
Applicant: 同济大学
Abstract: 本发明涉及一种支持多模式乘加器的数据运算方法，用于支持多种单指令多数据流模式的乘法器中，实现32位、16位、8位的实复数乘加运算，该方法包括以下步骤：(1)向向量乘加器输入被乘数A、乘数B及加数C；(2)根据不同的单指令多数据流模式，生成源操作数AR、BR、CR、AI、BI及CI；(3)将源操作数AR、BR及CR作为实部乘加器的输入进行实数乘加运算，将源操作数AI、BI及CI作为虚部乘加器的输入进行复数乘加运算；(4)向量乘加器输出运算结果。与现有技术相比，本发明具有节省硬件资源等优点。
-
公开(公告)号：CN105824601A
公开(公告)日：2016-08-03
申请号：CN201610196520.3
申请日：2016-03-31
Applicant: 同济大学
IPC: G06F7/523
CPC classification number: G06F7/523
Abstract: 本发明涉及一种支持多模式乘法器的部分积复用方法，用于支持三种单指令多数据流模式的有符号乘法器中，实现一个32位、两个16位或四个8位乘法运算，该方法包括以下步骤：(1)将操作数通过Booth?4编码生成32位原部分积；(2)对原部分积进行符号扩展生成扩展部分积；(3)通过选择器对扩展部分积进行组合，生成36位最终部分积。与现有技术相比，本发明具有节省硬件资源等优点。
-
公开(公告)号：CN103336681B
公开(公告)日：2015-11-25
申请号：CN201310277005.4
申请日：2013-07-03
Applicant: 同济大学
Abstract: 本发明涉及一种针对采用变长指令集的流水线结构处理器的取指方法，采用不同宽度的指令在指令存储器中连续存储，分别设置取指指针和译码指针，用来保存下一条需要取指的地址和下一条需要译码的地址。取指部件中设置一定宽度的指令数据循环缓冲区，指令存储器中取出来的数据需覆盖缓冲区的特定部分，取指阶段从缓冲区中的特定位置取出数据进行译码。最后根据译码结果以及两个指针决定下一个周期是否需要进行取指。与现有技术相比，本发明可以解决变长指令集的取指问题，同时保证指令存储器深度不增加以及处理器流水线的吞吐量不降低。
-
公开(公告)号：CN102546102B
公开(公告)日：2014-12-10
申请号：CN201110440433.5
申请日：2011-12-23
Applicant: 同济大学
IPC: H04L1/00
Abstract: 本发明涉及一种信号接收端进行链路自适应的快速解调方法，采用log最大似然方法，将整个解调算法从实数域转到log域运算，具体步骤如下：(1)所有变量节点初始化；(2)校验节点消息处理；(3)变量节点消息处理；(4)重复步骤(2)和步骤(3)，直到迭代次数到达最大迭代次数才结束；(5)步骤(4)完成后，对所有变量节点计算硬判决消息。与现有技术相比，本发明具有降低解调算法复杂度，节省硬件资源，从而使得接收端解调能在更大吞吐量和更高响应速度的无线网络系统中运行等优点。
-
-
-
-
-
-
-
Search Results
28
records
(took 0.023 seconds)
