-
公开(公告)号：CN101114525B
公开(公告)日：2010-07-21
申请号：CN200710148092.8
申请日：2007-09-10
Applicant: 友达光电股份有限公司
IPC: G11C19/28
Abstract: 本发明公开一种移位寄存器阵列，具有多个串接级的移位寄存器。移位寄存器包括：第一晶体管，具有第一栅极、第一端以及第二端，第一栅极以及第一端耦接至第一输入端，而第二端耦接至第一节点；第二晶体管，具有第二栅极、第三端以及第四端，第三端耦接至频率输入端，第二栅极耦接至第一节点，而第四端耦接至输出端；以及上拉单元。上拉单元包括：第三晶体管，耦接于第一节点以及接地端之间，具有第三栅极耦接至第二节点；第一电容，耦接于频率输入端以及第二节点之间；以及第四晶体管，耦接于第二节点以及接地端之间，具有第四栅极耦接至第一节点。
-
公开(公告)号：CN101216646B
公开(公告)日：2010-06-30
申请号：CN200810000491.4
申请日：2008-01-14
Applicant: 友达光电股份有限公司
IPC: G02F1/1362 , G02F1/133 , G09G3/36
Abstract: 本发明公开了一种具均匀馈通电压的液晶显示装置，包含：多条数据线，用以接收多个数据信号；多条栅极线，用以接收多个栅极信号；多条共同电极线，用以接收共同电压；多个储存单元，每一个储存单元包含第一液晶电容及第二液晶电容，耦合于相对应共同电极线；多个第一开关，每一个第一开关耦合于相对应数据线、相对应栅极线及相对应第一液晶电容；以及多个第二开关，每一个第二开关耦合于相对应栅极线、相对应第一开关及相对应第二液晶电容。第一开关的栅源电容的电容值大于第二开关的栅源电容的电容值。
-
公开(公告)号：CN100495579C
公开(公告)日：2009-06-03
申请号：CN200610154305.3
申请日：2006-09-20
Applicant: 友达光电股份有限公司
Abstract: 一种显示装置包含一移位寄存器阵列，该移位寄存器阵列包含多个移位寄存器，至少一移位寄存器包含一第一晶体管、一第二晶体管、一第三晶体管以及一驱动电路。第一晶体管的栅极及第一极接收一输入信号，第二晶体管的栅极耦接至第一晶体管的第二极，第二晶体管的第二极产生一输出信号，第二晶体管的第一极接收一时钟信号，第三晶体管用以拉下第二晶体管的栅极的电压电平，驱动电路因应输入信号及输出信号以决定第三晶体管的开关状态。
-
公开(公告)号：CN101403838A
公开(公告)日：2009-04-08
申请号：CN200810174102.X
申请日：2008-11-07
Applicant: 友达光电股份有限公司
IPC: G02F1/1362 , G09G3/36
CPC classification number: G09G3/3648 , G02F1/13624 , G02F2001/134345 , G09G3/3607 , G09G2300/0426 , G09G2310/0205 , G09G2320/028
Abstract: 本发明揭露一种液晶显示面板及其驱动方法，其中，所述液晶显示面板为改善离轴色偏的液晶显示面板。于一实施例中，该液晶显示面板包括多个的像素{Pn，m}，是以矩阵方式排列，n＝1，2，...，N，而m＝1，2，...，M，且N及M为大于0的整数，每一像素Pn，m包括至少一第一子像素Pn，m(1)及一第二子像素Pn，m(2)，是各自包括一子像素电极。于一影像中，显示于一像素上的一灰阶值g与一灰阶电压相关，当将该灰阶电压施加至该像素Pn，m时，配置所述多个像素{Pn，m}，使得于该像素Pn，m中，于该第一及第二子像素的子像素电极上产生一电位差ΔV12(g)。该电位差 ΔV12(g)随着像素上所显示的该影像的灰阶值g变化，其中，g＝1，2，...，R，是对应于该影像的灰阶度，以h位表示之，h为大于0的整数，且R＝(2h－1)。
-
公开(公告)号：CN100461984C
公开(公告)日：2009-02-11
申请号：CN200510112531.0
申请日：2005-09-30
Applicant: 友达光电股份有限公司
Abstract: 一种电路组装结构，应用于对位接合两个不同底材上的电路。该电路组装结构包括：一第一底材上具有多个第一电路引脚，并具有一第一对位标记及一第二对位标记设置于这第一电路引脚的同一侧，以及一第二底材上具有多个第二电路引脚及一透光区设置于该些第二电路引脚的一侧。当第一底材搭接于第二底材时，若透光区边缘位于第一对位标记与第二对位标记之间，并且使第一对位标记位于透光区之外，则这些第一电路引脚接触这些第二电路引脚。本发明的有益效果在于，提高小间距接合(fine pitch bonding)制程对准检查的精确性，提高玻璃基板上走线设计上的弹性，增加线路可设计的空间，具有双重检查的效果。
-
Patent Agency Ranking
公开(公告)号：CN101256754A
公开(公告)日：2008-09-03
申请号：CN200810081824.0
申请日：2008-04-08
Applicant: 友达光电股份有限公司
IPC: G09G3/36
Abstract: 本发明是关于一种栅极驱动模块及液晶显示器，所述的栅极驱动模块用来驱动包含复数个第一开关单元的显示器装置，栅极驱动模块包含栅极驱动电路、开关控制电路及复数个开关组；栅极驱动电路包含复数个第一输出端，用来输出复数个栅极驱动信号；开关控制电路包含复数个第二输出端，用来输出复数个开关控制信号；每一开关组包含至少二第二开关单元；每一第二开关单元的一端对应耦接于所述的栅极驱动电路的第一输出端、每一第二开关单元的另一端对应耦接于第一开关单元的控制端、每一第二开关单元的控制端对应耦接于第二输出端。
-
公开(公告)号：CN101000418A
公开(公告)日：2007-07-18
申请号：CN200710001590.X
申请日：2007-01-08
Applicant: 友达光电股份有限公司
Abstract: 本发明提供一种栅极驱动电路及其驱动方法，所述栅极驱动电路包含N个驱动电路单元以及一控制单元。N个驱动电路单元依序输出一驱动信号以驱动对应的N条扫描线，其中第K级驱动电路单元所输出的驱动信号会反馈至第(K－1)级驱动电路单元，藉以释放第(K－1)级驱动电路单元中的累积电荷。控制单元则是输出一正相及一反相时序信号以控制N个驱动电路单元，其中控制单元在第N级驱动电路单元输出驱动信号之后传送一控制信号至N个驱动电路单元的至少其中之一，藉以释放N个驱动电路单元的至少其中之一的累积电荷。
-
公开(公告)号：CN1942052A
公开(公告)日：2007-04-04
申请号：CN200510112531.0
申请日：2005-09-30
Applicant: 友达光电股份有限公司
Abstract: 一种电路组装结构，应用于对位接合两个不同底材上的电路。该电路组装结构包括：一第一底材上具有多个第一电路引脚，并具有一第一对位标记及一第二对位标记设置于这第一电路引脚的同一侧，以及一第二底材上具有多个第二电路引脚及一透光区设置于该些第二电路引脚的一侧。当第一底材搭接于第二底材时，若透光区边缘位于第一对位标记与第二对位标记之间，并且使第一对位标记位于透光区之外，则这些第一电路引脚接触这些第二电路引脚。本发明的有益效果在于，提高小间距接合(fine pitch bonding)制程对准检查的精确性，提高玻璃基板上走线设计上的弹性，增加线路可设计的空间，具有双重检查的效果。
-
公开(公告)号：CN1928983A
公开(公告)日：2007-03-14
申请号：CN200610141219.9
申请日：2006-09-28
Applicant: 友达光电股份有限公司
Abstract: 本发明关于一种讯号驱动系统，包含多级个串联的移位寄存单元，其中每一移位寄存单元包含一第一上拉开关单元，其开启时基于一第一时钟讯号或一第二时钟讯号，在输出端输出一栅极脉冲讯号。一驱动单元，经由一节点产生一驱动脉冲讯号以驱动该第一上拉开关单元。一第一下拉开关单元，其开启时将该输出端连接至一低电平电压源。一第二下拉开关单元，其开启时连接该节点至该低电平电压源。一进位缓冲单元，根据第一时钟讯号或第二时钟讯号，产生一控制讯号以控制上一级移位寄存单元，藉以确保每一级移位寄存单元的运作不受其他各级移位寄存单元输出的栅极脉冲讯号的影响。
-
公开(公告)号：CN1917031A
公开(公告)日：2007-02-21
申请号：CN200610153617.2
申请日：2006-09-12
Applicant: 友达光电股份有限公司
CPC classification number: G11C19/28 , G09G2310/0286 , G11C19/00
Abstract: 一种移位寄存器包括提供装置以及发生装置。提供装置用以提供具有第一频率f1的第一时钟信号对CLK1与XCLK1，以及提供具有第二频率f2的第二时钟信号对CLK2与XCLK2，其中第二频率f2不同于第一频率f1。发生装置用以产生响应起始脉冲信号、第一时钟信号对CLK1与XCLK1以及第二时钟信号对CLK2与XCLK2的多个信号。每个信号连续地由起始脉冲信号偏移。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.029 seconds)
