用于液晶显示器的GOA电路中的信号走线结构

    公开(公告)号:CN102393587A

    公开(公告)日:2012-03-28

    申请号:CN201110371702.7

    申请日:2011-11-10

    Abstract: 本发明提供了一种用于液晶显示器的GOA电路中的信号走线结构,包括:多个第一金属层,每一第一金属层上具有一控制信号走线;一绝缘层,形成于所述第一金属层的下方;以及多个第二金属层,形成于所述绝缘层的下方,并且每一第一金属层上的所述控制信号走线与相应的第二金属层藉由多个通孔电性连接;其中,形成于所述每一第一金属层上的所述控制信号走线上的所述通孔的数量均相同。采用本发明,每一第一金属层上的控制信号线与第二金属层藉由多个通孔电性连接,并且形成于每一第一金属层上的控制信号线上的通孔数量相同,因而可保证所有控制信号线上的阻抗值均匀,进而使每一级GOA电路的输入信号和输出信号稳定,提高图像显示质量。

    移位寄存器电路
    23.
    发明授权

    公开(公告)号:CN103578403B

    公开(公告)日:2017-04-12

    申请号:CN201310535165.4

    申请日:2013-11-01

    Abstract: 一种移位寄存器电路,包含下拉控制电路、下拉电路、反相脉冲讯号耦合电路、主下拉电路以及上拉电路。下拉控制电路电性连接到下拉电路和反相脉冲讯号耦合电路。下拉电路经由驱动讯号及栅极控制讯号电性连接到上拉电路。主下拉电路电性连接上拉电路,上拉电路接收脉冲讯号及驱动讯号以输出栅极控制讯号。反相脉冲讯号耦合电路可适时输出反相脉冲讯号以抵补驱动讯号的突波。

    移位寄存器
    26.
    发明公开

    公开(公告)号:CN103151076A

    公开(公告)日:2013-06-12

    申请号:CN201310019520.2

    申请日:2013-01-18

    Abstract: 本发明提供一种具有多级移位寄存电路的移位寄存器,包括有驱动单元、第一下拉单元、及主下拉单元,其中驱动单元包含第一晶体管、第二晶体管、及多个开关单元。驱动单元用以根据驱动信号以及多个高频频率信号提供主栅极信号及次栅极信号。第一下拉单元电性连接于驱动单元,用以下拉驱动信号、主栅极信号、及次栅极信号。主下拉单元电性连接于驱动单元,用以根据下一级主栅极信号下拉驱动信号及次栅极信号。主栅极信号及次栅极信号的脉冲宽度相异。

    移位寄存器电路
    27.
    发明公开

    公开(公告)号:CN102419949A

    公开(公告)日:2012-04-18

    申请号:CN201110349987.4

    申请日:2011-10-31

    Abstract: 本发明公开一种移位寄存器电路,包含多级移位寄存器,这些级移位寄存器中的第n级移位寄存器包含第一上拉单元,用来根据第一时钟脉冲信号及控制信号端的控制信号上拉第n级起始脉冲;控制信号产生单元,用来根据第二时钟脉冲信号、第三时钟脉冲信号及第四时钟脉冲信号产生控制信号;第一下拉单元,用来根据第三时钟脉冲信号下拉第n级起始脉冲;输出单元,用来根据该控制信号以及第一时钟脉冲信号上拉第n级扫描信号;以及第二下拉单元,用来根据第三时钟脉冲信号下拉第n级扫描信号。

    显示面板及其栅极驱动电路

    公开(公告)号:CN102402964A

    公开(公告)日:2012-04-04

    申请号:CN201110424979.1

    申请日:2011-12-16

    CPC classification number: G09G3/3659 G09G3/2074 G09G2310/0286

    Abstract: 一种显示面板及其栅极驱动电路。栅极驱动电路包括多个移位寄存器。每一移位寄存器包括:第一扫描信号产生单元以产生一第一扫描信号、第二扫描信号产生单元以产生一第二扫描信号、第一控制单元用以产生第一控制信号及第二控制单元用以产生第二控制信号,其中第一控制信号及第二控制信号为第一扫描信号产生单元及第二扫描信号产生单元所共用。藉此,可避免第一扫描信号及第二扫描信号的信号强度因共用电路而减弱,以及缩小每一移位寄存器占用的芯片面积。

    开关装置与应用该开关装置的移位缓存器电路

    公开(公告)号:CN102184697A

    公开(公告)日:2011-09-14

    申请号:CN201110055092.X

    申请日:2011-02-28

    Abstract: 一种移位缓存器电路包含多级移位缓存器以提供多个栅极信号,每一级移位缓存器包含输入单元与上拉单元。上拉单元用来根据系统频率与驱动控制电压以上拉栅极信号。输入单元用来根据控制信号与输入信号以输出驱动控制电压。输入单元包括具第一晶体管与第二晶体管的开关装置。第一晶体管具有一用来接收输入信号的第一端、一用来接收控制信号的栅极端、及一第二端。第二晶体管具有一电连接于第一晶体管的第二端的第一端、一电连接于第一晶体管的第一端的栅极端、及一用来输出驱动控制电压的第二端。

Patent Agency Ranking