一种宽输入范围的预稳压电路

    公开(公告)号:CN119126909B

    公开(公告)日:2025-04-01

    申请号:CN202411623866.8

    申请日:2024-11-14

    Abstract: 本发明提供了一种宽输入范围的预稳压电路,带载能力强,随温度变化小,输出电压好调。在能隙基准1.2V电压的基础上,利用三极管和电容的温度系数相反的特性,产生一个随温度变化小的电源电压,在‑50°‑125°温度范围内,电源压降在200mV下,电压大小可按要求调节。以5V电源电压为例,本发明在5.7V‑60V的输入电压范围内可以产生稳定的5V电压,在5.7V以下电压会随输入电压降低。本发明考虑到基准模块等轻载低压模块需要更为稳定的电源电压,设计了两级输出结构,第一级供轻载模块使用,第二级供重载模块使用。本发明带载能力强,经过仿真发现可以带载20mA。在电流负载突变时输出电压也可极快稳定。

    一种基于相位插值同步注入的快速启动晶体振荡器

    公开(公告)号:CN119652313A

    公开(公告)日:2025-03-18

    申请号:CN202510174256.2

    申请日:2025-02-18

    Abstract: 本发明公开了一种基于相位插值同步注入的快速启动晶体振荡器,包括数字模块,时间‑数字转换器,环形振荡器,相位插值模块,第一、第二电平移位器,放大器,晶体,第一、第二负载电容,第一至第四开关以及比较器;本发明利用对晶体进行间歇性能量注入的方式加速晶体启动,在注入间隔中,利用时间‑数字转换器检测注入相位和晶体振荡信号的时间差,利用相位插值模块生成正确的注入相位,实现快速启动。本发明实现了高效率的能量注入,保证了晶体振荡幅度的稳定增长;且基于相位插值模块的同步注入技术降低了能量注入信号的精度要求,在保证启动效率的同时,降低了片上注入源的设计难度,显著优化芯片的良率。

    一种半导体器件高精度二维电势仿真的加速方法

    公开(公告)号:CN118839622B

    公开(公告)日:2024-11-22

    申请号:CN202411324053.9

    申请日:2024-09-23

    Abstract: 本发明公开了一种半导体器件高精度二维电势仿真的加速方法,包括S1:获取数据集;S2:建立基于引入自注意力机制的深度卷积神经网络或者深度反向投影网络的二维电势预测模型;S3:预测二维电势的近似值;S4:高精度二维电势仿真。本发明利用一种快速且高精度的二维电势仿真方法,实现了半导体器件从结构参数到二维电势分布的高效仿真过程,与基于传统TCAD软件仿真相比,具有仿真速度快,收敛性好,节约计算资源等优点。同时该发明中构建的二维电势预测模型能实现从结构参数到二维电势分布的预测,能提高设计人员的设计效率,节省设计时间。

    一种接收光谱式气体传感器及其制备方法

    公开(公告)号:CN118730924A

    公开(公告)日:2024-10-01

    申请号:CN202410750370.0

    申请日:2024-06-12

    Abstract: 本申请涉及气体传感器技术领域,具体而言,涉及一种接收光谱式气体传感器及其制备方法。其中,接收光谱式气体传感器,包括:主体,包括第一衬底和第二衬底,第一衬底和第二衬底相互平行,第一衬底和第二衬底之间设置有气体腔;发光单元,设置于第一衬底,用于向气体腔内发出多束检测光;多个探测器,设置于第一衬底,并围绕发光单元的周向间隔分布;多个反射器,设置于第二衬底并与多个探测器相对应,能够反射多束检测光以使多束检测光分别被多个探测器接收。本申请实施例的接收光谱式气体传感器,能够实现多光路检测,有利于改善现有接收光谱式气体传感器因气体分散不均匀而导致检测误差的问题。

    一种自修复的气体传感器及其制作方法

    公开(公告)号:CN118641590A

    公开(公告)日:2024-09-13

    申请号:CN202410573862.7

    申请日:2024-05-10

    Abstract: 本发明涉及气体传感器技术领域,公开了一种自修复的气体传感器及其制作方法,此气体传感器包括气敏单元和发光单元,其中,气敏单元,其包括第一硅衬底,设置于所述第一硅衬底顶表面的氧化硅层,以及设置于所述氧化硅层顶表面的气敏电极,所述第一硅衬底和氧化硅层的中部具有贯穿腔;发光单元,设置于所述第一硅衬底的底表面,其包括第二硅衬底和设置于所述第二硅衬底中部区域的自修复发光阵列及加热发光阵列;所述自修复发光阵列和加热发光阵列均位于所述贯穿腔内;本发明中的气体传感器结构简单,一体性高,利用特定气敏材料的自修复性实现自修复,具有操作简单,稳定性好,使用寿命长的特点。

    一种芯粒延迟故障测试电路及方法

    公开(公告)号:CN118409191A

    公开(公告)日:2024-07-30

    申请号:CN202410581057.9

    申请日:2024-05-11

    Abstract: 本发明公开一种芯粒延迟故障测试电路及方法,属于测量、测试的技术领域。该电路包含绑定在芯粒每个输出引脚的数字转换输入单元C、绑定在输入引脚的时间数字转换输出单元、初始化模块和芯粒测试访问控制电路。所有数字转换单元串联形成TDC链,将待测TSV传播延时分割成连续小的时间间隔在TDC链上传播并转换为数字信号,观测是否存在延迟故障;芯粒测试访问控制电路控制测试路径的配置、测试模式的选择以及TDC链的移位、更新、捕获操作。本发明针对芯粒延迟故障测试需求,提出一种高精度的测试电路,该测试电路无需增加额外的测试端口且测试精度突破了门级延迟的限制。

    一种高功率密度IGZO薄膜晶体管及其制造方法

    公开(公告)号:CN115132848B

    公开(公告)日:2024-06-14

    申请号:CN202210672734.9

    申请日:2022-06-15

    Abstract: 本申请提供了一种高功率密度IGZO薄膜晶体管及其制造方法,包括如下步骤:在基板上形成支撑层,在支撑上形成栅电极层,在栅电极层上形成栅绝缘层,在栅绝缘层上形成低阻有源层,在低阻有源层上形成IGZO有源层,在IGZO有源层上形成源区电极层、漏区电极层,其中源区电极层位于IGZO有源层上方一侧,与栅电极层在水平方向上存在交叠,漏区电极层位于IGZO有源层上方的另一侧,与栅电极在水平方向上存在非交叠区域,形成漏极偏移区,并分别在低阻有源层和IGZO有源层中形成低阻漂移区和IGZO漂移区,钝化层覆盖于IGZO有源层、源区电极层和漏区电极层上方;与现有技术相比,本申请有效降低漂移区电阻,优化电流密度,取得了对IGZO薄膜晶体管功率密度的显著提升。

    提升体硅LDMOS性能的动态背栅控制系统及体硅LDMOS的制造方法

    公开(公告)号:CN117614432B

    公开(公告)日:2024-05-28

    申请号:CN202311428545.8

    申请日:2023-10-30

    Abstract: 本发明提出了一种提升体硅LDMOS性能的动态背栅控制系统及体硅LDMOS的制造方法,该系统包括体硅LDMOS,包括栅极金属及背栅金属;动态背栅控制电路,其包括依次电连接的波形产生器、三电平逆变器、负电压转换器及电平转换器;负电压转换器包括负电压输出端和零电压输出端;负电压输出端连接电平转换器的第一输入端,零电压输出端连接电平转换器的第二输入端并接地;电平转换器的第一输出端连接栅极金属,其第二输出端连接背栅金属。本发明具有独立的背栅电极,通过在衍生的背栅电极上施加偏置,诱导界面电荷,调制外延层的电场分布,增加体内漏电端的电场,使其提高击穿电压,又因其漂移区采用重掺杂而具有低的比导通电阻,改进了两者之间的折中关系。

Patent Agency Ranking