-
公开(公告)号：CN103378127B
公开(公告)日：2016-01-20
申请号：CN201210107533.0
申请日：2012-04-13
Applicant: 南亚科技股份有限公司
Abstract: 本发明公开了一种垂直沟道晶体管，包括基底，包括至少一对相对设置的第一凹槽和第二凹槽；一埋入式位线，设置于第一凹槽的底部；第一源/漏极区，电连接于埋入式位线；第二源/漏极区，紧邻第一凹槽的顶部；一绝缘栅极导线，埋入第二凹槽的底部；一外延层，设置于第二凹槽内且紧邻于绝缘栅极导线；一扩散区，相对于外延层而设置，其中外延层和扩散区间夹有第一绝缘层；前栅极，位于基底的第一侧面上；及后栅极，位于基底相对于第一侧面的第二侧面上。
-
公开(公告)号：CN103378084B
公开(公告)日：2016-01-20
申请号：CN201210107973.6
申请日：2012-04-13
Applicant: 南亚科技股份有限公司
IPC: H01L27/02 , H01L27/105
Abstract: 本发明公开了一种存储装置，包括一存储阵列以及至少一阱电压提取区。存储阵列，包括多个垂直晶体管，分别电耦合至相应的字线与埋藏位线，其中字线沿着第一方向延伸，而埋藏位线沿着第二方向延伸。此外，阱电压提取区沿着第二方向穿越存储阵列，将存储阵列区隔成第一次存储阵列区及第二次存储阵列区。
-
公开(公告)号：CN103378009B
公开(公告)日：2015-07-29
申请号：CN201210129157.5
申请日：2012-04-27
Applicant: 南亚科技股份有限公司
IPC: H01L21/8247 , H01L21/336
Abstract: 本发明涉及一种制造金属氧化物半导体存储器的方法。于半导体基底的多个有源区上形成隧穿层、位于隧穿层上的多个浮置栅极、位于多个浮置栅极上的垫层、和围绕有源区的沟槽。形成第一氧化物层，使它填满沟槽和多个浮置栅极两两间的空间。将垫层移除。于多个浮置栅极上和第一氧化物层上形成氧化物-氮化物-氧化物层(简称ONO层)。于ONO层上依序形成控制栅极材料层及栅极导体层。对栅极导体层、控制栅极材料层、和氧化物-氮化物-氧化物层通过图形化的硬掩模进行蚀刻，以于多个浮置栅极上形成和多个有源区相交的多个栅极导体线和多个控制栅极线。如此，ONO层不沿着浮置栅极侧壁形成，所以没有栏状突出物的问题。
-
公开(公告)号：CN103903978A
公开(公告)日：2014-07-02
申请号：CN201210579179.1
申请日：2012-12-27
Applicant: 南亚科技股份有限公司
IPC: H01L21/311 , H01L21/768
CPC classification number: H01L21/76805
Abstract: 本发明提供一种蚀刻方法，包括下列步骤：提供一基板；形成一绝缘层于该基板上；形成一图案化罩幕层于该绝缘层上；以及导入一混合气体对该绝缘层进行蚀刻，用以在该绝缘层中形成一穿孔，其中该混合气体包括一第一氟碳气体与一氧气，且该第一氟碳气体与该氧气的比例介于2:1~2:3。
-
公开(公告)号：CN103378032A
公开(公告)日：2013-10-30
申请号：CN201210118548.7
申请日：2012-04-20
Applicant: 南亚科技股份有限公司
IPC: H01L23/48 , H01L21/768
CPC classification number: H01L2224/16225
Abstract: 本发明公开了本发明公开了一种半导体芯片，包括基底、第一穿硅通孔、第一穿硅通孔结构、第二穿硅通孔以及第二穿硅通孔结构。第一穿硅通孔设置于基底中、并贯穿上表面，第二穿硅通孔亦设置于基底中、贯穿下表面并与第一穿硅通孔相连通。第一穿硅通孔结构设置于第一穿硅通孔中，包括第一通孔导电材料，第二穿硅通孔结构亦设置于第二穿硅通孔中，包括与第一通孔导电材料电气连接的第二通孔导电材料，交界面位于第一通孔导电材料与第二通孔导电材料之间。
-
Patent Agency Ranking
公开(公告)号：CN103378028A
公开(公告)日：2013-10-30
申请号：CN201210108912.1
申请日：2012-04-13
Applicant: 南亚科技股份有限公司
IPC: H01L23/48 , H01L21/768
Abstract: 本发明公开了一种具有应力保护结构的半导体结构，包括有基底、应力产生元件以及应力保护装置。基底具有第一表面以及第二表面，两个相对设置。应力产生元件设置在基底中。应力保护结构，设置在基底第一表面的一侧，应力保护结构包围应力产生元件，且应力保护结构内部具有密封的空气空间。本发明还提供了一种形成具有应力保护结构的半导体结构的方法。
-
公开(公告)号：CN103378009A
公开(公告)日：2013-10-30
申请号：CN201210129157.5
申请日：2012-04-27
Applicant: 南亚科技股份有限公司
IPC: H01L21/8247 , H01L21/336
Abstract: 本发明涉及一种制造金属氧化物半导体存储器的方法。于半导体基底的多个有源区上形成隧穿层、位于隧穿层上的多个浮置栅极、位于多个浮置栅极上的垫层、和围绕有源区的沟槽。形成第一氧化物层，使它填满沟槽和多个浮置栅极两两间的空间。将垫层移除。于多个浮置栅极上和第一氧化物层上形成氧化物-氮化物-氧化物层(简称ONO层)。于ONO层上依序形成控制栅极材料层及栅极导体层。对栅极导体层、控制栅极材料层、和氧化物-氮化物-氧化物层通过图形化的硬掩模进行蚀刻，以于多个浮置栅极上形成和多个有源区相交的多个栅极导体线和多个控制栅极线。如此，ONO层不沿着浮置栅极侧壁形成，所以没有栏状突出物的问题。
-
公开(公告)号：CN103377986A
公开(公告)日：2013-10-30
申请号：CN201210112924.1
申请日：2012-04-17
Applicant: 南亚科技股份有限公司
IPC: H01L21/768
Abstract: 本发明公开了一种接触孔的制作方法。首先提供衬底，衬底上包括层间介质层；在层间介质层上形成抗反射层；在抗反射层上涂布光刻胶层；进行光刻工艺，在光刻胶层中形成第一开口；进行第一次干蚀刻工艺，经由所述第一开口蚀刻抗反射层及层间介质层，形成具有第一深度的沟槽；将所述光刻胶层中的第一开口缩小成为第二开口；以及进行第二次干蚀刻工艺，经由所述第二开口蚀刻所述层间介质层，形成具有第二深度的通孔。优点在于：仅需要进行单次的光刻工艺，配合一次的RELACS光刻胶扩大以及两次干蚀刻工艺，就可以形成接触孔，因此步骤上较为简单，而且省略了一道光掩膜，成本因此降低许多。
-
公开(公告)号：CN103377985A
公开(公告)日：2013-10-30
申请号：CN201210112848.4
申请日：2012-04-17
Applicant: 南亚科技股份有限公司
IPC: H01L21/768
Abstract: 本发明公开了一种接触孔的制作方法。首先提供衬底；在所述衬底上形成第一硬掩膜以及第二硬掩膜；在第二硬掩上涂布光刻胶层；进行光刻工艺，在所述光刻胶层中形成开口；进行第一次干蚀刻工艺，经由所述开口蚀刻第二硬掩膜，形成第一孔洞；将所述第二硬掩膜中的第一孔洞缩小成为第二孔洞；以及进行第二次干蚀刻工艺，经由所述第二孔洞蚀刻所述第一硬掩膜，形成第三孔洞。
-
公开(公告)号：CN103377889A
公开(公告)日：2013-10-30
申请号：CN201210107778.3
申请日：2012-04-13
Applicant: 南亚科技股份有限公司
IPC: H01L21/265
Abstract: 本发明公开了一种掺杂轮廓的形成方法，其步骤包括：提供半导体基底，以及对半导体基底进行离子注入工艺。在进行离子注入工艺时，施加浮动脉冲偏压在半导体基底，用以在半导体基底中形成多个具有不同深度或不同浓度的掺杂区。
-
-
-
-
-
-
-
-
-
Search Results
112
records
(took 0.066 seconds)
