-
公开(公告)号：CN114695654A
公开(公告)日：2022-07-01
申请号：CN202011563684.8
申请日：2020-12-25
Applicant: 华邦电子股份有限公司
IPC: H01L45/00
Abstract: 本发明提供一种电阻式存储器，包括基底、第一电极、第二电极、可变电阻层与氧储存层。第一电极位于基底上。第二电极位于第一电极与基底之间。可变电阻层位于第一电极与第二电极之间。氧储存层位于第一电极与可变电阻层之间。氧储存层包括第一部分、第二部分与第三部分。第二部分连接于第一部分的一侧。第三部分连接于第一部分的另一侧。第一部分的厚度大于第二部分的厚度与第三部分的厚度。氧储存层的第一部分朝向第一电极突出。上述电阻式存储器可有效地提升存储器元件的电性效能。
-
公开(公告)号：CN114665009A
公开(公告)日：2022-06-24
申请号：CN202011528044.3
申请日：2020-12-22
Applicant: 华邦电子股份有限公司
IPC: H01L45/00
Abstract: 本申请提供一种存储器结构及其制造方法，所述存储器结构包含基底、电性通道层、第一电极、电阻转态层、第二电极和导电结构。电性通道层设置于基底上。第一电极设置于基底上并延伸至电性通道层中。电阻转态层设置于第一电极与电性通道层之间。第二电极设置于电性通道层上。导电结构连接电性通道层和第二电极。本申请可以增加导电丝数量，进而改善数据保存，而不需要增加电阻转态层的厚度。
-
Patent Agency Ranking
公开(公告)号：CN103151244B
公开(公告)日：2017-04-26
申请号：CN201110411486.4
申请日：2011-12-07
Applicant: 华邦电子股份有限公司
Abstract: 一种堆叠式电容器及其制造方法。该制造方法包括：在基底上依次形成第一支撑层、第一绝缘层、第二支撑层、第二绝缘层、第三支撑层及硬掩模层；在第二支撑层、第二绝缘层、第三支撑层及硬掩模层中形成至少一第一开口；在第一开口的侧壁上形成间隙壁；以间隙壁为掩模，在第一支撑层及第一绝缘层中形成第二开口；进行一回吃工艺，以加大第二开口在第一绝缘层中的宽度；移除间隙壁；在第二开口及第一开口中依次形成下电极、介电层及上电极。
-
公开(公告)号：CN103972054B
公开(公告)日：2017-03-01
申请号：CN201310026986.5
申请日：2013-01-24
Applicant: 华邦电子股份有限公司
Inventor： 郭泽绵
IPC: H01L21/027 , H01L21/265
Abstract: 一种图案化工艺。提供具有第一区域及第二区域的待图案化层。于待图案化层上形成掩模层。将掩模层图案化，以于第一区域中形成第一开孔以及于第二区域中形成第二开孔。于第一开孔的侧壁上形成经掺杂的多晶硅间隔体。以经掺杂的多晶硅间隔体及经图案化的掩模层为掩模，移除部分待图案化层，以于第一区域中形成第三开孔以及于第二区域中形成第四开孔。
-
公开(公告)号：CN102881690B
公开(公告)日：2016-05-04
申请号：CN201110196006.7
申请日：2011-07-13
Applicant: 华邦电子股份有限公司
Inventor： 郭泽绵
IPC: H01L27/108 , H01L21/8242
Abstract: 本发明公开了一种动态随机存取存储器及其制造方法，上述动态随机存取存储器包括一埋藏位线，设置于一基板内沿一第一方向延伸的一第一沟槽的下部中；一对埋藏字元线，分别设置于上述基板内沿一第二方向延伸的一第二沟槽的一对侧壁上；一辅助字元线，沿上述第一方向设置于平行于上述埋藏位线的一另一埋藏位线的上方，且与上述另一埋藏位线隔绝，其中上述辅助字元线的两端分别连接上述对埋藏字元线。
-
公开(公告)号：CN103972054A
公开(公告)日：2014-08-06
申请号：CN201310026986.5
申请日：2013-01-24
Applicant: 华邦电子股份有限公司
Inventor： 郭泽绵
IPC: H01L21/027 , H01L21/265
CPC classification number: H01L21/0337 , H01L21/0338 , H01L21/31144
Abstract: 一种图案化工艺。提供具有第一区域及第二区域的待图案化层。于待图案化层上形成掩模层。将掩模层图案化，以于第一区域中形成第一开孔以及于第二区域中形成第二开孔。于第一开孔的侧壁上形成经掺杂的多晶硅间隔体。以经掺杂的多晶硅间隔体及经图案化的掩模层为掩模，移除部分待图案化层，以于第一区域中形成第三开孔以及于第二区域中形成第四开孔。
-
公开(公告)号：CN102832173B
公开(公告)日：2014-07-30
申请号：CN201110162125.0
申请日：2011-06-16
Applicant: 华邦电子股份有限公司
Inventor： 郭泽绵
IPC: H01L21/8242 , H01L27/108
Abstract: 本发明公开了一种位线结构及其制造方法，包括：一基材，具有一瓶状沟槽于其中，其中此瓶状沟槽包含一第一沟槽及一扩大的第二沟槽，且其中第一沟槽及第二沟槽各自具有相互面对的一第一侧壁及一第二侧壁，此第一及第二沟槽的第一侧壁皆位于瓶状沟槽的同一侧；一绝缘层，位于第二沟槽中，具有一第一开口朝向第一沟槽，且与第二沟槽构成一第二开口，此第二开口连接至第一开口并暴露出第二沟槽的第一侧壁的顶部部分；一导电材料，至少位于基材的邻接于第二开口的部分中；以及一导线，位于第一开口中，且与导电材料直接接触。依照本发明实施例所提供的位线结构及其制造方法，可有效降低位线及位线之间的寄生电容，且不会增加位线及位线之间的最小间隔。
-
-
-
-
-
-
Search Results
27
records
(took 0.034 seconds)
