-
公开(公告)号：CN111366841B
公开(公告)日：2022-06-21
申请号：CN202010264339.8
申请日：2020-04-07
Applicant: 华北水利水电大学
IPC: G01R31/317 , G01R31/3181 , G05B23/02
Abstract: 本发明的目的是提供一种FPGA可编程逻辑单元测试设备及使用方法，用于对FPGA芯片中的CLB进行功能和性能的全覆盖测试且实现测试系统的低成本、小型化，基于PCIE工控机平台，在工控机内部集成3U PCIE电源模块作为待测FPGA的CLB测试时候的可控电源用于电源方面参数测试；3U PCIE示波器模块测试CLB交直流模拟参数；在CLB测试板载硬件平台上的激励FPGA内部集成误码测试模块以满足CLB功能测试需求；利用激励FPGA内部的时钟模块产生可变时钟，满足CLB测试时对参考时钟的需求从而完成对FPGA上CLB的全功能、全性能测试，实现测试的低成本、小型化。
-
公开(公告)号：CN113587902A
公开(公告)日：2021-11-02
申请号：CN202110853487.8
申请日：2021-07-27
Applicant: 华北水利水电大学
Abstract: 本发明公开了一种简易电子坡度测量仪，包括小车，其底部设置有用于检测所述小车移动距离的距离测量仪；竖直支杆垂直的设置在所述小车的上面，其上设置有用于检测所述竖直支杆与水平面之间夹角的角度传感器；中央处理器用于实时的接收所述角度传感器所检测的夹角以及在该夹角的时候所述距离测量仪所检测到的所述小车的移动距离，并根据时间顺序讲得到的夹角以及对应的移动距离进行首尾相接，建立二维模型，根据所述二维模型得到坡度并输出。本发明使用小车在斜坡的坡面上做直线运动，建立纵向平面的小车运行轨迹，并根据运行轨迹得到坡面的起点和终点，从而通过计算的方式得到斜坡的坡度。
-
公开(公告)号：CN111398795A
公开(公告)日：2020-07-10
申请号：CN202010264035.1
申请日：2020-04-07
Applicant: 华北水利水电大学
IPC: G01R31/317
Abstract: 本发明的目的是提供一种FPGA内部DSP单元测试设备及使用方法，用于对FPGA芯片内部的DSP单元进行功能、性能的全覆盖测试且实现测试系统的低成本、小型化，基于PXI工控机平台，在工控机内部集成3U PXI可编程码型发生器模块作为时钟源，3U PXI电源模块作为FPGA内部数字信号处理单元电路DSP测试时候的可控电源，3U PXI示波器模块测试DSP交直流模拟参数，自行研发的低成本FPGADSP电路测试PCB硬件平台，在PXI工控机中，基于PXI总线实现测试模块，测试PCB硬件平台间的通信，基于LABVIEW软件环境，设计集成DSP电路测试软件实现DSP的全功能全性能测试，实现测试的低成本、小型化。
-
公开(公告)号：CN111338326A
公开(公告)日：2020-06-26
申请号：CN202010263048.7
申请日：2020-04-07
Applicant: 华北水利水电大学
IPC: G05B23/02
Abstract: 本发明公开了一种FPGA通用IO接口测试的设备和方法，包括工控机和测试硬件平台；所述的测试硬件平台包括电源模块电路、信号源模块电路、测试夹具、激励FPGA1，A/D采集模块电路、控制CPU、LAN接口电路和IO性能测试接口电路。本发明通过工控机作为系统上位机，同时通过下位机CPU控制信号源电路模块产生同源时钟系统时钟，激励FPGA1中的并行配置控制器加载待测试FPGA2测试用例，激励FPGA1中的测试向量随待测试FPGA2测试用例而变化，从而实现FPGA芯片通用IO接口研制和筛选抽测阶段的一种全功能，关键性能参数测试，低成本且有效的测试。
-
公开(公告)号：CN111285516A
公开(公告)日：2020-06-16
申请号：CN202010141871.0
申请日：2020-03-04
Applicant: 华北水利水电大学
IPC: C02F9/08
Abstract: 本发明涉及水利设备领域，具体是一种具有自动化信息采集功能的水利装置，包括一级处理室和二级处理室，所述一级处理室内设有第一处理腔，二级处理室的内侧上部和下部分别设有第二处理腔和第三处理腔；第一处理腔内安装有过滤网筒以及对过滤网筒内壁进行刮污的刮污组件，一级处理室的底部安装有用于对过滤网筒内沉降污物收集的集污管，二级处理室上还安装有用于向过滤网筒下端输送药剂的输药组件，第二处理腔内安装有过滤网板，第三处理腔内顶部安装有紫外线灯管，第三处理腔还安装有封堵组件。本发明对水体的处理效果较彻底，方便进行清理维护，自动化程度高。
-
Patent Agency Ranking
公开(公告)号：CN103888227B
公开(公告)日：2017-02-08
申请号：CN201410160335.X
申请日：2014-04-21
Applicant: 华北水利水电大学
IPC: H04L1/00 , H04L12/931
Abstract: 本发明公开了一种基于VL的数据帧接收分析设备，其中，所述接收分析设备包括接口电路、FPGA模块、工控核心CPU和外部DDR3，所述FPGA模块包括帧识别校验模块、帧统计模块、定时及秒中断发生模块、帧捕获模块、分析模块和缓存模块，所述接口电路用于实现从网络数据的物理电信号到数字信号的转换；所述FPGA模块用于对所述数字信号进行VL数据帧的分析处理，并将实时捕获的数据存放到所述外部DDR3上；所述工控核心CPU用于本地电路的控制和配置。硬件分时的方式对接收到的基于VL的数据帧进行处理，保证了对基于VL的AFDX数据帧的硬件实时处理和软件实时刷新。
-
公开(公告)号：CN105116802A
公开(公告)日：2015-12-02
申请号：CN201510506119.0
申请日：2015-08-17
Applicant: 华北水利水电大学
IPC: G05B19/042
CPC classification number: G05B19/042 , G05B2219/25314
Abstract: 本发明公开了一种确定性时钟抖动的产生装置及方法，包括电源模块、上位机模块、PXI总线控制模块、FPGA、采样时钟产生模块、D/A转换模块、抖动信号调理模块和时钟变换模块；首先，本发明利用上位机模块通过PXI总线控制模块在FPGA中产生数字的时钟抖动信号，可以避免传统的由模拟电路产生时钟抖动的方法带来的误差，使时钟抖动的结构更加的准确可靠；其次，本发明采用了集成化的PCI9054接口芯片、ADF4106集成频率合成芯片和ADCLK915时钟转换芯片，大大减小了装置的电路复杂程度以及模拟化程度，不仅可以优化电路，还可以使装置产生时钟抖动的结果的准确性大大提高；最后，本发明采用FPGA作为信号产生源，避免了昂贵的测试仪器的使用，节省了时钟抖动产生的成本。
-
公开(公告)号：CN205038638U
公开(公告)日：2016-02-17
申请号：CN201520648772.6
申请日：2015-08-26
Applicant: 华北水利水电大学
IPC: G06F13/40
Abstract: 本实用新型公开了一种CPCI、PXI总线转接卡装置，其中，所述转接卡装置包括主板侧总线插座、总线转接板、插拔把手、引出总线插座。所述转接卡装置解决了在调试CPCI、PXI板卡时候，由于空间狭小不方便测试的问题，通过总线转接卡，引出封闭机箱内的CPCI、PXI信号总线，在外部开放空间进行应用板卡的调试工作。固定在凹槽处的把手1和把手2解决了转接板插取不方便的问题。
-
公开(公告)号：CN204993403U
公开(公告)日：2016-01-20
申请号：CN201520654280.8
申请日：2015-08-27
Applicant: 华北水利水电大学
IPC: H04L12/26
Abstract: 本实用新型公开了一种手持多端口通信链路测试仪转接板，其中，所述转接板包括转接电路板，板上与测试仪相连的80PIN高密度接口插座，与待测试设备相连的采用LVDS电平的SMA接口、标准R232接口、R422接口、HSSI接口、V.35接口、2M平衡口和2M非平衡口。所述转接板解决了在一台手持多端口通信链路上因多种不同通信链路并存而导致的物理接口过多，体积过大的问题。
-
公开(公告)号：CN203896368U
公开(公告)日：2014-10-22
申请号：CN201420120787.0
申请日：2014-03-17
Applicant: 华北水利水电大学
Inventor： 段美霞
Abstract: 本实用新型提供一种双端口的POS协议一致性测试PXI板卡的测试装置，包括：底板、前面板和数据解析板；其中测试电路安装在底板和数据解析板上，包括：数据发送缓存、数据接收捕获缓存、CPU模块、PXI总线模块、电源模块和时钟发生模块、DPRAM模块、FPGA模块、POS接口模块、光电转换模块、信号调理模块。本实用新型解决了由于不同速率POS协议一致性测试需要不同速率的测试板卡而导致的测试板卡需要过多，测试设备复杂的问题，在测试时候仅需要更换不同测试波长，不同测试数率的光电模块，软件上配置接口的不同速率，即可实现对不同速率的POS链路协议一致性测试。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.04 seconds)
