-
公开(公告)号：CN107103472B
公开(公告)日：2021-03-19
申请号：CN201710283153.5
申请日：2017-04-26
Applicant: 北京计算机技术及应用研究所
IPC: G06Q20/38
Abstract: 本发明公开了一种用于区块链的算法处理模块，其中，包括：PCIE接口芯片，用于与外部主机的PCIE接口通讯；USB控制芯片，用于与外部主机的USB接口通讯；算法芯片，用于进行与FPGA配合进行ECC运算；FPGA包括：Microblaze模块，用于控制FPGA的各子模块工作；FIFO转RAM接口模块，用于实现USB接口到内部RAM接口转换，从USB芯片中读取数据存储到内部RAM模块中；Local Bus转RAM接口模块，用于进行Local Bus接口到内部RAM模块接口转换；内部RAM模块，存储用户下发数据与准备上传给用户的数据；ECC控制模块，用于进行APB总线转ECC芯片异步接口，调用算法芯片进行点乘和模乘运算；噪声芯片控制模块，用于APB总线转噪声芯片接口；迭代哈希运算模块，用于进行迭代哈希运算，并与算法模块进行并行处理。
-
Patent Agency Ranking
公开(公告)号：CN107277373B
公开(公告)日：2020-02-07
申请号：CN201710628070.5
申请日：2017-07-28
Applicant: 北京计算机技术及应用研究所
IPC: H04N5/232 , H04N5/77 , H04N19/423
Abstract: 本发明公开了一种高速实时图像处理系统，其中，包括：主控处理电路、图像解码电路、数据存储电路、模拟显示电路以及串口通信电路；其中主控处理电路包括：采用FPGA和两DSP，FPGA用于协调控制各电路工作和图像数据的预处理，两DSP用于运行图像算法；图像解码电路，用于将外部摄像机的图像信息进行解码，并发送给FPGA；数据存储电路，用于进行FPGA11和两DSP的数据存储；模拟显示电路，用于将FPGA的视频信号输出显示；串口通信电路，用于FPGA与外部进行串口通信；其中，FPGA11在激活摄像机之后，接收图像数据，FPGA的控制仲裁设定了图像解码数据的存储具有最高优先级，以保证不能丢帧；DSP芯片的接口置为第二优先级，模拟显示电路设为第三优先级；在图像存储的行间隙和帧间隙时，响应第二和第三优先级的读数据请求。
-
公开(公告)号：CN107786235A
公开(公告)日：2018-03-09
申请号：CN201610702763.X
申请日：2016-08-22
Applicant: 北京计算机技术及应用研究所
IPC: H04B1/40
CPC classification number: H04B1/40
Abstract: 本发明公开了一种4MHz工作频率的1553B收发电路，包括：驱动电路用于进行主控芯片与接收电路和发送电路之间的数据电平转换；接收电路用于接收隔离变压器的数据，并将隔离变压器输入的数据进行比较处理，将比较后符合要求的数据输入给驱动电路；发送电路用于根据主控芯片的控制，将驱动电路发送的主控芯片的指令输出给隔离变压器；隔离变压器，用于将外部输入的数据进行隔离变压后输入给接收电路，以及将发送电路发送的数据进行隔离变压后输出。本发明4MHz工作频率的1553B收发电路，工作频率可达4MHz，输出信号波形上升时间和下降时间在25ns到75ns之间，能够满足4M1553B标准。
-
公开(公告)号：CN107277373A
公开(公告)日：2017-10-20
申请号：CN201710628070.5
申请日：2017-07-28
Applicant: 北京计算机技术及应用研究所
IPC: H04N5/232 , H04N5/77 , H04N19/423
Abstract: 本发明公开了一种高速实时图像处理系统，其中，包括：主控处理电路、图像解码电路、数据存储电路、模拟显示电路以及串口通信电路；其中主控处理电路包括：采用FPGA和两DSP，FPGA用于协调控制各电路工作和图像数据的预处理，两DSP用于运行图像算法；图像解码电路，用于将外部摄像机的图像信息进行解码，并发送给FPGA；数据存储电路，用于进行FPGA11和两DSP的数据存储；模拟显示电路，用于将FPGA的视频信号输出显示；串口通信电路，用于FPGA与外部进行串口通信；其中，FPGA11在激活摄像机之后，接收图像数据，FPGA的控制仲裁设定了图像解码数据的存储具有最高优先级，以保证不能丢帧；DSP芯片的接口置为第二优先级，模拟显示电路设为第三优先级；在图像存储的行间隙和帧间隙时，响应第二和第三优先级的读数据请求。
-
公开(公告)号：CN108388482A
公开(公告)日：2018-08-10
申请号：CN201710497800.2
申请日：2017-09-26
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明公开了一种双接口算法处理电路，其中，包括：对外接口一、对外接口二、接口芯片一、接口芯片二、可编程逻辑芯片、算法芯片以及随机数发生器；可编程逻辑芯片包括软核控制器、ECC控制模块和随机数发生器控制模块；软核控制器用于控制整个电路的工作，ECC控制模块用于和外部ECC算法芯片通信，随机数发生器控制模块用于从外部随机数发生器获取真随机数。本发明的双接口算法处理电路同时具备哈希和ECC算法功能的且具备双接口的数据处理电路。
-
公开(公告)号：CN107103472A
公开(公告)日：2017-08-29
申请号：CN201710283153.5
申请日：2017-04-26
Applicant: 北京计算机技术及应用研究所
IPC: G06Q20/38
CPC classification number: G06Q20/3827 , G06Q20/3825 , G06Q20/3829
Abstract: 本发明公开了一种用于区块链的算法处理模块，其中，包括：PCIE接口芯片，用于与外部主机的PCIE接口通讯；USB控制芯片，用于与外部主机的USB接口通讯；算法芯片，用于进行与FPGA配合进行ECC运算；FPGA包括：Microblaze模块，用于控制FPGA的各子模块工作；FIFO转RAM接口模块，用于实现USB接口到内部RAM接口转换，从USB芯片中读取数据存储到内部RAM模块中；Local Bus转RAM接口模块，用于进行Local Bus接口到内部RAM模块接口转换；内部RAM模块，存储用户下发数据与准备上传给用户的数据；ECC控制模块，用于进行APB总线转ECC芯片异步接口，调用算法芯片进行点乘和模乘运算；噪声芯片控制模块，用于APB总线转噪声芯片接口；迭代哈希运算模块，用于进行迭代哈希运算，并与算法模块进行并行处理。
-
-
-
-
-
Search Results
26
records
(took 0.065 seconds)
