-
公开(公告)号：CN108267348A
公开(公告)日：2018-07-10
申请号：CN201711479741.2
申请日：2017-12-29
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司
Abstract: 本发明公开了一种IC产品的样品截面的纳米级高精度制备方法，包括如下步骤：S1.将所述IC产品的样品注塑或者粘贴在陪片上，得到待研磨样品，对待研磨样品进行初步观察，并对待测区域进行标记；S2.采用粗砂纸对待研磨样品进行粗磨处理，得到粗磨样品；S3.确认粗磨样品的最终研磨位置和样品状态；S4.若样品状态不符合试验需求，则采用细砂纸对粗磨样品进行精磨处理；S5.对符合试验需求的细磨样品或粗磨样品进行清洗、吹干处理，得到待FIB处理样品；S6.将待FIB处理样品放置于FIB样品室中，调整FIB设备的样品台高度和旋转角度；S7.调整FIB设备的电压和电流参数进行截面精修处理，完成样品截面制备。本发明的制备方法效率高，精度高，截面样品辨识度可达纳米级。
-
公开(公告)号：CN107170663A
公开(公告)日：2017-09-15
申请号：CN201610121476.X
申请日：2016-03-03
Applicant: 北京智芯微电子科技有限公司 , 国家电网公司 , 国网信息通信产业集团有限公司 , 国网浙江省电力公司
Abstract: 本发明公开了一种从封装体取出芯片的方法，包括：去除封装体的密封盖板，封装体的底部设有封装框架，且封装框架上通过粘片胶设有芯片，密封盖板设置于封装体的上部；向封装体内注入树脂并固化，对封装体进行塑封并形成铸件；对塑封后的铸件的底部进行研磨处理，去除封装体底部的封装框架；在预设温度范围内对研磨后的铸件进行加热处理，挖取出芯片；对挖取出的芯片进行强酸漂洗，预设时间后取出漂洗后的芯片。该方法不必加热到太高温度，就能从封装体中取出芯片；而且酸处理时间较短，不会腐蚀焊盘，可完好地取出芯片，芯片还可进行二次封装。
-
公开(公告)号：CN120033187A
公开(公告)日：2025-05-23
申请号：CN202510401419.6
申请日：2025-04-01
Applicant: 北京智芯微电子科技有限公司
IPC: H01L25/16 , H01L23/538 , H01L23/498 , H01L23/31 , H01L23/29 , H01L21/56 , H01L21/60
Abstract: 本发明涉及芯片封装技术领域，公开了一种多芯片组件封装结构及封装方法，包括基板，具有第一表面和第二表面；第一芯片设置于基板的第一表面上，第一芯片与基板电性连接；第二芯片设置于第一芯片远离基板的表面，第二芯片与基板电性连接；多个LED芯片设置于基板的第一表面，多个LED芯片分布于第一芯片的两侧，LED芯片与第二芯片电性连接；防护层覆盖在第一芯片、第二芯片以及多个LED芯片表面，本发明布局合理，提高了焊接质量与稳定性，减少装配错误，节省空间，提高生产效率和准确性，保证了封装器件合格的机械强度和外观整洁。
-
公开(公告)号：CN119415342A
公开(公告)日：2025-02-11
申请号：CN202411332643.6
申请日：2024-09-24
Applicant: 北京智芯微电子科技有限公司 , 国网辽宁省电力有限公司营销服务中心
IPC: G06F11/26 , G06F11/273
Abstract: 本申请公开了一种掉电测试电路及系统，属于硬件测试技术领域。掉电测试电路包括：多个接口，具有多种总线标准；多个输出电压控制电路，配置为提供多种输出电压，各输出电压控制电路与各接口对应电连接；电源电路，与各输出电压控制电路电连接，且配置为将接入电源转换为各输出电压控制电路所需的供电电压；主控芯片，与各输出电压控制电路电连接，且配置为根据目标上电时间信息和目标掉电时间信息控制各输出电压控制电路上电或掉电。
-
公开(公告)号：CN118897810A
公开(公告)日：2024-11-05
申请号：CN202411401823.5
申请日：2024-10-09
Applicant: 北京智芯微电子科技有限公司
IPC: G06F11/36
Abstract: 本申请公开了一种集成多款芯片的操作系统测试方法、装置及系统，属于芯片测试技术领域。方法包括：接收用户在测试脚本的运行面板的输入数据；测试脚本用于针对至少具有部分相同的功能指令的多款不同芯片进行测试；根据输入数据选择测试的目标芯片；使用测试脚本采用目标命令参数集对目标芯片的操作系统进行测试。本申请通过为至少具有部分相同的功能指令的多款不同芯片建立相同的测试脚本，通过改变输入数据和命令参数对不同芯片进行测试，实现了单一的测试流程对多种芯片的集成测试，并且不同芯片之间还能够进行数据交互，通过修改命令参数的值即可不同命令参数的测试，无需针对每个命令参数测试编写代码，减少了代码冗余，提高了测试效率。
-
Patent Agency Ranking
公开(公告)号：CN118733369A
公开(公告)日：2024-10-01
申请号：CN202410755123.X
申请日：2024-06-12
Applicant: 北京智芯微电子科技有限公司 , 北京智芯半导体科技有限公司
IPC: G06F11/263 , G06F11/22
Abstract: 本发明提供一种故障注入方法、装置和电子设备，属于芯片技术领域。方法包括：获取待测芯片工作时能量曲线；对能量曲线进行信号处理，以筛选出待测芯片在能量曲线中的执行运算时间区间；基于待测芯片的输入数据与能量曲线的相关性，以及待测芯片输出数据与能量曲线的相关性，计算出执行运算时间区间中的关键时间点；获取待测芯片版图的功能区域分布图；基于功能区域分布图中待故障注入对象的故障防护类型，确定故障注入扫描方式；基于故障注入扫描方式进行故障注入扫描，基于扫描结果确定关键物理位置点。本发明基于时空双域的故障注入方法，从时间域和空间域分别进行关键时间点和关键物理位置点定位，提高故障注入精准度和故障注入攻击效率。
-
公开(公告)号：CN118312372B
公开(公告)日：2024-09-24
申请号：CN202410744647.9
申请日：2024-06-11
Applicant: 北京智芯微电子科技有限公司 , 内蒙古电力(集团)有限责任公司电能计量分公司
IPC: G06F11/22
Abstract: 本发明提供一种固态硬盘异常掉电测试方法、系统及装置，属于硬盘测试技术领域。固态硬盘异常掉电测试方法包括：获取配置策略，并基于配置策略，生成掉电协议报文，配置策略包括与各个待测固态硬盘对应的掉电策略；执行测试脚本，并在执行测试脚本到达预设的掉电测试点时，根据掉电协议报文，对各个待测固态硬盘进行掉电控制；在完成对各个待测固态硬盘进行掉电控制之后，查询得到各个待测固态硬盘当前状态；基于各个待测固态硬盘当前状态，得到异常掉电测试结果。通过采用协议报文控制待测固态硬盘异常掉电测试，能够提供一对多的固态硬盘掉电测试，无需增加更多设备，成本更低，测试效率提升不依赖于设备的增加。
-
公开(公告)号：CN118585439A
公开(公告)日：2024-09-03
申请号：CN202410687188.5
申请日：2024-05-30
Applicant: 北京智芯微电子科技有限公司 , 内蒙古电力(集团)有限责任公司电能计量分公司
IPC: G06F11/36
Abstract: 本发明提供一种安全芯片的算法测试方法、装置和系统，属于计算机技术领域。方法包括：响应于算法测试参数配置指令，获取待测安全芯片的算法测试参数；生成与算法测试参数匹配的测试数据；发送测试数据和算法测试参数至待测安全芯片，以及接收待测安全芯片基于测试数据和算法测试参数执行算法测试的第一测试结果；从算法库和国密资质卡中确定与算法类型匹配的目标测试主体，以及获取目标测试主体基于测试数据和算法测试参数执行算法测试的第二测试结果；基于第一测试结果和第二测试结果的对比结果，确定算法测试结果。本发明解决现有安全芯片的算法测试方法存在测试的算法类型较少、测试算法类型的覆盖率较低，无法保证测试结果的正确性的问题。
-
公开(公告)号：CN118050668A
公开(公告)日：2024-05-17
申请号：CN202410039025.6
申请日：2024-01-10
Applicant: 南京邮电大学 , 北京智芯微电子科技有限公司 , 北京智芯半导体科技有限公司
Abstract: 本发明提出了一种具有灵敏度温漂补偿功能的低残余失调的霍尔磁传感器及信号调理电路和方法，属于磁传感器技术领域。包括四相动态旋转电流调制电路、前端电压放大电路、全差分相关双采样解调电路、低通滤波器、灵敏度温漂补偿电路、时钟产生电路。利用旋转电流电路输出相同极性的霍尔电压与不同极性的失调电压，后续通过电压积分放大电路和全差分相关双采样解调电路操作进行失调噪声消除，最后通过低通滤波器得到极低残余失调的霍尔信号。全差分相关双采样解调电路不仅可以抑制电路自身失调噪声，还可以接收灵敏度温漂补偿电路产生的电压信号和霍尔传感器输出端的霍尔电压信号，形成负反馈结构，使输出的霍尔电压具有很好的稳定性。
-
公开(公告)号：CN117198889A
公开(公告)日：2023-12-08
申请号：CN202310786486.5
申请日：2023-06-29
Applicant: 北京智芯微电子科技有限公司 , 国家电网有限公司 , 北京智芯半导体科技有限公司
Abstract: 本发明提供一种芯片凸点加工方法、封装方法及芯片，属于芯片技术领域。芯片凸点加工方法包括：准备待加工芯片晶圆，并在待加工芯片晶圆上确定多个凸点位置；根据各个凸点位置的需求，将多个凸点位置进行分组，得到多组凸点位置集；根据各个凸点位置的需求，分别对每一组凸点位置集进行凸点加工，得到多个凸点。通过对凸点位置进行分组，然后根据凸点位置的需求，对不同凸点位置分组进行独立曝光、电镀的加工方法，可以控制各类凸点的垂直高度，以保证加工得到的各个凸点的高度在水平面上一致，实现了不同高度凸点的加工。还可以实现特定高度差凸点的加工，以满足不同封装形式对凸点高度的需求，有利于提高封装的良率及可靠性。
-
-
-
-
-
-
-
-
-
Search Results
54
records
(took 0.046 seconds)
