公开(公告)号：CN103594376A

公开(公告)日：2014-02-19

申请号：CN201310552567.5

申请日：2013-11-08

Applicant: 北京大学

Inventor： 黄如 ,  黄芊芊 ,  吴春蕾 ,  王佳鑫 ,  詹瞻 ,  王阳元

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/06

CPC classification number: H01L29/66977 ,  H01L21/266 ,  H01L21/3065 ,  H01L21/3085 ,  H01L21/324 ,  H01L29/0657 ,  H01L29/0676 ,  H01L29/0847 ,  H01L29/1033 ,  H01L29/36 ,  H01L29/66356 ,  H01L29/66666 ,  H01L29/7391 ,  H01L29/7827 ,  H01L29/0603

Abstract: 本发明公开了一种结调制型隧穿场效应晶体管及其制备方法，属于CMOS超大集成电路（ULSI）中的场效应晶体管逻辑器件与电路领域。该隧穿场效应晶体管利用垂直沟道区三面包围的高掺杂源区提供的PN结能有效耗尽沟道区，使得栅下表面沟道能带提高，当器件发生带带隧穿时能获得比传统TFET更陡的能带和更窄的隧穿势垒宽度，等效实现了陡直的隧穿结掺杂浓度梯度的效果，从而大幅提高传统TFET的亚阈特性并同时提升器件的导通电流。本发明在与现有的CMOS工艺兼容的条件下，一方面有效地抑制了器件的双极导通效应，同时能抑制小尺寸下源结边角处的寄生隧穿电流，能等效实现陡直的源结掺杂浓度的效果。

公开(公告)号：CN103474464A

公开(公告)日：2013-12-25

申请号：CN201310377553.4

申请日：2013-08-27

Applicant: 北京大学

Inventor： 黄如 ,  黄芊芊 ,  吴春蕾 ,  王佳鑫 ,  詹瞻 ,  王阳元

IPC: H01L29/78 ,  H01L29/417 ,  H01L29/423 ,  H01L29/08 ,  H01L21/336

CPC classification number: H01L29/7833 ,  H01L21/0415 ,  H01L29/0865 ,  H01L29/1033 ,  H01L29/41775 ,  H01L29/66356 ,  H01L29/66492 ,  H01L29/7391

Abstract: 本发明公开了一种复合机制的条形栅隧穿场效应晶体管及其制备方法，属于CMOS超大集成电路(ULSI)中的场效应晶体管逻辑器件与电路领域。该隧穿场效应晶体管通过改变栅形貌，利用条形栅两侧的PN结耗尽效应使得栅下表面沟道能带提高，改善了器件的亚阈特性，并利用双掺杂源区引入的复合机制有效地提高了器件的开态电流，且“工”字犁的有源区的设计可以大大抑制从两部分掺杂源区到掺杂漏区之间的体泄漏电流，包括源漏直接隧穿电流和穿通电流，抑制了短沟效应，从而使得器件能应用在更小的尺寸下。

公开(公告)号：CN102983168A

公开(公告)日：2013-03-20

申请号：CN201210501691.4

申请日：2012-11-29

Applicant: 北京大学

Inventor： 黄如 ,  黄芊芊 ,  邱颖鑫 ,  詹瞻 ,  王阳元

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/08 ,  H01L21/336

CPC classification number: H01L29/42376 ,  H01L21/266 ,  H01L21/28114 ,  H01L21/324 ,  H01L29/66356 ,  H01L29/66681 ,  H01L29/7311 ,  H01L29/7391 ,  H01L29/7816

Abstract: 本发明公开了一种带双扩散的条形栅调制型隧穿场效应晶体管及其制备方法，属于CMOS场效应晶体管逻辑器件与电路领域。该隧穿场效应晶体管包括一个半导体衬底、一个高掺杂源区、一个高掺杂漏区、一个双扩散源区、一个栅介质层和一个控制栅，所述控制栅为栅长大于栅宽的条形结构，控制栅的一侧与高掺杂漏区连接，控制栅的另一侧向高掺杂源区横向延伸，位于控制栅下的区域为沟道区，该控制栅的栅宽小于2倍的源耗尽层宽度，双扩散源区和高掺杂源区的掺杂区域一致，双扩散源区和高掺杂漏区的掺杂类型一致，位于高掺杂源区部分的控制栅下的沟道区有双扩散源掺杂杂质。本发明提高了TFET器件的性能且制备方法简单。

公开(公告)号：CN102664165A

公开(公告)日：2012-09-12

申请号：CN201210156899.7

申请日：2012-05-18

Applicant: 北京大学

Inventor： 黄如 ,  黄芊芊 ,  詹瞻 ,  邱颖鑫 ,  王阳元

IPC: H01L21/8238

CPC classification number: H01L21/823892 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/66356 ,  H01L29/7391

Abstract: 本发明提供了一种利用标准CMOS IC工艺制备互补隧穿场效应晶体管的方法，属于CMOS超大集成电路（ULSI）中的场效应晶体管逻辑器件与电路领域。该方法利用标准CMOS IC工艺中的互补P阱和N阱掩膜版，用于注入形成阱、沟道掺杂和阈值调整，来实现TFET的本征沟道和体区，并利用版图上栅与漏区之间的间距抑制TFET的双极效应，实现互补TFET。本发明采用标准CMOS IC工艺中现有的工艺，在不增加任何掩膜版和工艺步骤的基础上，实现了互补隧穿场效应晶体管（TFET）的制备。

公开(公告)号：CN102623495A

公开(公告)日：2012-08-01

申请号：CN201210101859.2

申请日：2012-04-09

Applicant: 北京大学

Inventor： 黄如 ,  邱颖鑫 ,  詹瞻

IPC: H01L29/772 ,  H01L29/06 ,  H01L21/335

CPC classification number: H01L29/66356 ,  H01L29/7391

Abstract: 本发明公布了一种多掺杂口袋结构的隧穿场效应晶体管及其制备方法。本发明提出的隧穿场晶体管具有三个掺杂口袋，其中第一掺杂口袋(204)和第二掺杂口袋(205)与源区(203)掺杂类型相同，第三掺杂口袋(202)则与源区(203)掺杂杂质类型相反并位于所述的两个掺杂口袋与源区之间。这三个掺杂口袋的目的在于夹在第一、第二掺杂口袋与源区之间的第三掺杂口袋将被耗尽，这会使得源端隧穿结处的电场增加，隧穿宽度减少，从而该晶体管的驱动电流提升且亚阈斜率减少，性能得到提升。通过控制这三个掺杂口袋的掺杂特性可以继续优化器件性能。

公开(公告)号：CN102412302A

公开(公告)日：2012-04-11

申请号：CN201110310001.2

申请日：2011-10-13

Applicant: 北京大学

Inventor： 黄如 ,  邱颖鑫 ,  詹瞻 ,  黄芊芊

IPC: H01L29/78 ,  H01L29/08 ,  H01L21/336

Abstract: 本发明公开了一种抑制双极效应的隧穿场效应晶体管及其制备方法。本发明的隧穿场效应晶体管的漏区与沟道区采用不同的半导体材料，并且漏区的禁带宽度要大于沟道区的禁带宽度，可以有效抑制双极效应，并且降低了器件的亚阈泄漏电流，同时又不影响器件的开态电流，因此可以提高器件的开关电流比，也降低了器件的亚阈斜率，非常明显地提高了器件的性能。

公开(公告)号：CN102664165B

公开(公告)日：2014-06-04

申请号：CN201210156899.7

申请日：2012-05-18

Applicant: 北京大学

Inventor： 黄如 ,  黄芊芊 ,  詹瞻 ,  邱颖鑫 ,  王阳元

IPC: H01L21/8238

CPC classification number: H01L21/823892 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/66356 ,  H01L29/7391

Abstract: 本发明提供了一种利用标准CMOS？IC工艺制备互补隧穿场效应晶体管的方法，属于CMOS超大集成电路（ULSI）中的场效应晶体管逻辑器件与电路领域。该方法利用标准CMOS？IC工艺中的互补P阱和N阱掩膜版，用于注入形成阱、沟道掺杂和阈值调整，来实现TFET的本征沟道和体区，并利用版图上栅与漏区之间的间距抑制TFET的双极效应，实现互补TFET。本发明采用标准CMOS？IC工艺中现有的工艺，在不增加任何掩膜版和工艺步骤的基础上，实现了互补隧穿场效应晶体管（TFET）的制备。

公开(公告)号：CN102623495B

公开(公告)日：2014-04-30

申请号：CN201210101859.2

申请日：2012-04-09

Applicant: 北京大学

Inventor： 黄如 ,  邱颖鑫 ,  詹瞻

IPC: H01L29/772 ,  H01L29/06 ,  H01L21/335

CPC classification number: H01L29/66356 ,  H01L29/7391

Abstract: 本发明公布了一种多掺杂口袋结构的隧穿场效应晶体管及其制备方法。本发明提出的隧穿场晶体管具有三个掺杂口袋，其中第一掺杂口袋(204)和第二掺杂口袋(205)与源区(203)掺杂类型相同，第三掺杂口袋(202)则与源区(203)掺杂杂质类型相反并位于所述的两个掺杂口袋与源区之间。这三个掺杂口袋的目的在于夹在第一、第二掺杂口袋与源区之间的第三掺杂口袋将被耗尽，这会使得源端隧穿结处的电场增加，隧穿宽度减少，从而该晶体管的驱动电流提升且亚阈斜率减少，性能得到提升。通过控制这三个掺杂口袋的掺杂特性可以继续优化器件性能。

公开(公告)号：CN102194884B

公开(公告)日：2013-08-14

申请号：CN201110105079.0

申请日：2011-04-26

Applicant: 北京大学

Inventor： 黄如 ,  詹瞻 ,  黄芊芊 ,  王阳元

IPC: H01L29/78 ,  H01L29/08

Abstract: 本发明公布了一种混合导通机制的场效应晶体管，属于CMOS超大规模集成电路(ULSI)中场效应晶体管逻辑器件领域。该混合导通机制场效应晶体管包括源极、漏极、沟道区以及控制栅，其中源极包含隧穿源极与扩散源极两个部分。对于N型器件来说，源区包含P型的隧穿源极，该区域结深较浅。以及N型的扩散源极，该区域结深较深。而对于P型器件来说，源区包含N型浅的隧穿源极以及P型深的扩散源极。隧穿源极与扩散源极同时都在源电极进行电位引出。漏极的掺杂类型与源端扩散源极相同，衬底的掺杂类型要与隧穿源极掺杂类型相同。与现有的TFET相比，本发明可以有效提高器件的导通电流，提高器件的驱动能力。

公开(公告)号：CN102324434B

公开(公告)日：2013-07-31

申请号：CN201110314591.6

申请日：2011-10-17

Applicant: 北京大学

Inventor： 黄如 ,  江文哲 ,  黄芊芊 ,  詹瞻 ,  邱颖鑫

IPC: H01L29/10 ,  H01L29/423 ,  H01L29/78 ,  H01L21/28 ,  H01L21/336

Abstract: 一种肖特基势垒MOS晶体管，包括一个环状栅电极(3)，一个环状栅介质层(2)，环状栅电极侧墙(4)，一个半导体衬底，一个源区(5)，一个环状漏区(6)，其特征是，所述半导体衬底具有有凸起台阶结构；源区位于凸起台阶较高的平面上，环状漏区环绕凸起台阶并位于较低的平面上，栅介质层和栅电极位于凸起台阶的拐角处并围绕住台阶凸起呈环状，栅电极侧墙呈环状围在栅电极外侧并有一定厚度，以作为掩蔽形成漏端的underlap结构。该器件结构采用了台阶结构结合环形栅结构以及不对称源/漏结构，在继承传统SB-MOSFET的优点的基础上，提高了开态导通电流，抑制了双极效应，并且简化了工艺。