-
公开(公告)号：CN104641453B
公开(公告)日：2018-03-30
申请号：CN201380046378.9
申请日：2013-09-04
Applicant: 住友电气工业株式会社
IPC: H01L21/02
CPC classification number: H01L21/76251 , B32B7/02 , B32B7/04 , B32B7/06 , B32B2307/20 , H01L21/76254 , H01L21/76256 , H01L29/2003 , H01L33/007 , H01L33/0079 , H01L33/025 , H01L2924/0002 , Y10T428/24298 , Y10T428/24322 , Y10T428/24331 , Y10T428/2495 , Y10T428/24975 , Y10T428/26 , Y10T428/265 , Y10T428/31 , H01L2924/00
Abstract: 提供具有低薄层电阻且以高良率制造的III族氮化物复合衬底及其制造方法，以及采用III族氮化物复合衬底制造III族氮化物半导体器件的方法。III族氮化物复合衬底(1)包括III族氮化物膜(13)以及由化学组成不同于III族氮化物膜(13)的材料形成的支撑衬底(11)。III族氮化物膜(13)以直接方式和间接方式中的一种接合至支撑衬底(11)。III族氮化物膜(13)具有10μm或更大的厚度。III族氮化物膜(13)侧的主表面(13m)的薄层电阻为200Ω/sq或更小。制造III族氮化物复合衬底(1)的方法包括以下步骤：直接或间接地将III族氮化物膜(13)和支撑衬底(11)彼此结合；以及减少彼此结合的III族氮化物膜(13)和/或支撑衬底的厚度。
-
公开(公告)号：CN103014866B
公开(公告)日：2016-01-20
申请号：CN201210441633.7
申请日：2007-10-09
Applicant: 住友电气工业株式会社
IPC: H01L21/302
CPC classification number: C30B29/403 , C30B29/406 , C30B33/00 , H01L21/02024 , H01L33/16 , H01L33/32
Abstract: 本发明涉及III族氮化物衬底、设置有外延层的衬底、制造上述衬底的方法以及制造半导体器件的方法。GaN衬底(1)为如下之一：一种III族氮化物衬底，其中每平方厘米表面(3)的酸性物质原子个数为2×1014以下，并且每平方厘米表面(3)的硅原子个数为3×1013以下；一种III族氮化物衬底，其中每平方厘米表面(3)的硅原子个数为3×1013以下，并且表面(3)的浊度为5ppm以下；以及一种III族氮化物衬底，其中每平方厘米表面(3)的酸性物质原子个数为2×1014以下，并且表面(3)的浊度为5ppm以下。
-
公开(公告)号：CN103155102A
公开(公告)日：2013-06-12
申请号：CN201280003355.5
申请日：2012-02-13
Applicant: 住友电气工业株式会社
IPC: H01L21/20
CPC classification number: H01L29/2003 , H01L21/02104 , H01L21/76254
Abstract: 本发明提供一种具有保护膜的复合衬底(2Q)，其包含支持衬底(10)、布置在所述支持衬底(10)上的氧化物膜(20)、布置在所述氧化物膜(20)上的半导体层(30a)、和保护膜(40)，所述保护膜(40)通过覆盖作为所述氧化物膜(20)的一部分且未被所述支持衬底(10)和所述半导体层(30a)覆盖的部分(20s、20t)来保护所述氧化物膜(20)。本发明还提供一种制造半导体器件的方法，所述方法包括：准备所述具有保护膜的复合衬底(2Q)的步骤；和在所述具有保护膜的复合衬底(2Q)的所述半导体层(30a)上外延生长至少一层功能半导体层的步骤，所述至少一层功能半导体层使得呈现半导体器件的必要功能。由此，提供了一种具有保护膜的复合衬底，其具有其中可以外延生长高品质功能半导体层的大的有效区域；和一种制造半导体器件的方法，其中使用所述具有保护膜的复合衬底。
-
公开(公告)号：CN102308032A
公开(公告)日：2012-01-04
申请号：CN200980156201.8
申请日：2009-11-13
Applicant: 住友电气工业株式会社
Inventor： 八乡昭广
IPC: C30B29/38 , C30B31/20 , H01L21/205 , H01L33/32
CPC classification number: C30B29/403 , C30B29/406 , C30B33/00 , H01L21/76254
Abstract: 本发明提供一种具有最小的机械加工余量以便于稳定加工的GaN衬底及其制造方法；本发明还提供一种利用所述GaN衬底制造接合有GaN层的衬底和半导体器件的方法。本发明的GaN衬底20包含第一区域20j和具有比所述第一区域20j的Ga/N原子比更高的Ga/N原子比的第二区域20i；其中所述第二区域20i以自一个主表面20m起预定深度为D的位置为中心，从深度D-ΔD扩展到深度D+ΔD，所述第二区域的所述深度为D的部位的Ga/N原子比与所述第一区域20j的深度在D+4ΔD以上的部位的Ga/N原子比之差是所述深度为D+ΔD的部位的Ga/N原子比与所述第一区域20j的所述深度在D+4ΔD以上的部位的Ga/N原子比之差的三倍，且其中所述第二区域20i的Ga/N原子比对所述第一区域20j的深度在D+4ΔD以上的部位的Ga/N原子比之比至少为1.05。
-
Patent Agency Ranking
公开(公告)号：CN102031564A
公开(公告)日：2011-04-27
申请号：CN201010194965.0
申请日：2010-05-31
Applicant: 住友电气工业株式会社
Inventor： 八乡昭广
IPC: C30B29/40
CPC classification number: C30B33/00 , C30B29/406
Abstract: 本发明提供不易断裂且能提高制造成品率的氮化镓衬底。氮化镓衬底(10)由例如具有2英寸直径和1cm厚度的GaN单晶锭制作。主面(12)相对于GaN单晶的C面的倾斜角(θ)为20°以上、160°以下。氮化镓衬底(10)的断裂韧性为1.36MN/m3/2以上。根据这样的氮化镓衬底(10)，能够使裂纹不易产生，从而能够减少断裂。
-
公开(公告)号：CN101651091A
公开(公告)日：2010-02-17
申请号：CN200910166065.2
申请日：2009-08-11
Applicant: 住友电气工业株式会社
Inventor： 八乡昭广
CPC classification number: H01L21/187
Abstract: 本发明的制造贴合III族氮化物半导体层的衬底的方法包括如下步骤：在距III族氮化物半导体衬底的一个主面规定深度D的区域中注入至少任意一种氢和氦的离子I；将异种衬底与所述III族氮化物半导体衬底的所述主面贴合；通过在注入所述离子I的区域处分离所述III族氮化物半导体衬底而得到贴合III族氮化物半导体层的衬底；以及在含氮气体N的气氛中在700℃以上的温度下对所述贴合III族氮化物半导体层的衬底进行退火。由此，提供了III族氮化物半导体层的结晶度高的贴合III族氮化物半导体层的衬底。
-
公开(公告)号：CN100573822C
公开(公告)日：2009-12-23
申请号：CN200710127356.1
申请日：2007-07-02
Applicant: 住友电气工业株式会社
CPC classification number: H01L22/26 , H01L21/187 , H01L21/76251 , H01L29/2003 , H01L29/66462 , H01L33/0075 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开其上接合有GaN薄膜的衬底及其制备方法以及基于GaN的半导体器件及其制备方法。提供一种制造薄GaN接合膜衬底的方法，包括步骤：在GaN块状晶体上接合与GaN类型或化学成分不同的衬底；在离不同类型的衬底的界面具有至少0.1μm和至多100μm距离的平面处隔开GaN块状晶体，以在不同类型的衬底上提供GaN薄膜，其中GaN块状晶体具有接合到不同类型的衬底的表面，具有至多20μm的最大表面粗糙度Rmax。由此可以以低成本制备一种包括薄GaN接合膜衬底和沉积在GaN薄膜上的至少一个基于GaN的半导体层的基于GaN的半导体器件，该薄GaN接合膜衬底包括不同类型的衬底和固定在不同类型衬底上的GaN薄膜。
-
公开(公告)号：CN101553605A
公开(公告)日：2009-10-07
申请号：CN200780039049.6
申请日：2007-10-09
Applicant: 住友电气工业株式会社
IPC: C30B29/38 , H01L21/205 , H01L21/304 , H01L33/00
CPC classification number: C30B29/403 , C30B29/406 , C30B33/00 , H01L21/02024 , H01L33/16 , H01L33/32
Abstract: 本发明获得一种其上能够形成良好质量外延生长层的III族氮化物衬底，以及一种制造上述衬底的方法。GaN衬底(1)为如下之一：一种III族氮化物衬底，其中每平方厘米表面(3)的酸性物质原子个数为2×1014以下，并且每平方厘米表面(3)的硅原子个数为3×1013以下；一种III族氮化物衬底，其中每平方厘米表面(3)的硅原子个数为3×1013以下，并且表面(3)的浊度为5ppm以下；以及一种III族氮化物衬底，其中每平方厘米表面(3)的酸性物质原子个数为2×1014以下，并且表面(3)的浊度为5ppm以下。
-
公开(公告)号：CN101101868A
公开(公告)日：2008-01-09
申请号：CN200710127356.1
申请日：2007-07-02
Applicant: 住友电气工业株式会社
CPC classification number: H01L22/26 , H01L21/187 , H01L21/76251 , H01L29/2003 , H01L29/66462 , H01L33/0075 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开其上接合有GaN薄膜的衬底及其制备方法以及基于GaN的半导体器件及其制备方法。提供一种制造薄GaN接合膜衬底的方法，包括步骤：在GaN块状晶体上接合与GaN类型或化学成分不同的衬底；在离不同类型的衬底的界面具有至少0.1μm和至多100μm距离的平面处隔开GaN块状晶体，以在不同类型的衬底上提供GaN薄膜，其中GaN块状晶体具有接合到不同类型的衬底的表面，具有至多20μm的最大表面粗糙度Rmax。由此可以以低成本制备一种包括薄GaN接合膜衬底和沉积在GaN薄膜上的至少一个基于GaN的半导体层的基于GaN的半导体器件，该薄GaN接合膜衬底包括不同类型的衬底和固定在不同类型衬底上的GaN薄膜。
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.042 seconds)
