-
公开(公告)号：CN106656711B
公开(公告)日：2019-06-18
申请号：CN201611218763.9
申请日：2016-12-26
Applicant: 中核控制系统工程有限公司
IPC: H04L12/40
Abstract: 本发明提供一种令牌总线时隙预定义方法，其系统预先定义令牌总线时隙优先级，每个单元通过接收的报文，判定当前占用总线的单元、时隙及占用时隙的先后顺序，并计算出自己占用的总线时隙，依次占用总线发送报文。采用本发明提出的总线时隙预定义的存储工作模式，总线上所有单元能够通过接收报文的个数及时间，判断当前占用总线的单元及时隙，按照预定义总线时隙优先级顺序发送报文。本发明提出的令牌总线时隙预定义通信方法即可实现可靠通信，又可加快通信响应并缩短交互时间。
-
公开(公告)号：CN106850369A
公开(公告)日：2017-06-13
申请号：CN201611217053.4
申请日：2016-12-26
Applicant: 中核控制系统工程有限公司
IPC: H04L12/40
CPC classification number: H04L12/40176
Abstract: 本发明属于核电厂DCS平台通信技术领域，具体涉及一种安全级DCS高速冗余总线通信方法。包括以下步骤：(1)采用两路不同的物理介质进行传输；(2)采用两路不同的链路层进行传输；(3)采用两路不同的接收处理模块；(4)发送模块接收到发送使能，在步骤(1)确定的两条不同的冗余总线上按照步骤(2)确定的两种帧结构开始发送；(5)步骤(3)确定的两种接收处理模块对接收数据解码，完成后置标志位；(6)设定步骤(3)确定的两种接收处理模块之一为主处理模块；(7)主处理模块发现一路总线置标志位后，在系统设定的时间内，等待另一路数据标志位置位，若置位，则对数据进行比较；否则，则报警冗余总线一路故障。
-
公开(公告)号：CN106656711A
公开(公告)日：2017-05-10
申请号：CN201611218763.9
申请日：2016-12-26
Applicant: 中核控制系统工程有限公司
IPC: H04L12/40
CPC classification number: H04L12/40156 , H04L12/40006
Abstract: 本发明提供一种令牌总线时隙预定义方法，其系统预先定义令牌总线时隙优先级，每个单元通过接收的报文，判定当前占用总线的单元、时隙及占用时隙的先后顺序，并计算出自己占用的总线时隙，依次占用总线发送报文。采用本发明提出的总线时隙预定义的存储工作模式，总线上所有单元能够通过接收报文的个数及时间，判断当前占用总线的单元及时隙，按照预定义总线时隙优先级顺序发送报文。本发明提出的令牌总线时隙预定义通信方法即可实现可靠通信，又可加快通信响应并缩短交互时间。
-
公开(公告)号：CN118487667A
公开(公告)日：2024-08-13
申请号：CN202410548625.5
申请日：2024-05-06
Applicant: 中核控制系统工程有限公司
IPC: H04B10/40 , H04B10/075 , H04B15/00
Abstract: 本发明公开一种具备实时诊断功能的核安全级光电转换电路，涉及核电安全级通信电路领域，处理FPGA模块输出第一单端信号和接收第二单端信号并通过诊断FPGA模块进行诊断和回读；M‑LVDS信号转换模块将第一单端信号转换为第一差分M‑LVDS信号，并将第二差分M‑LVDS信号转换为第二单端信号；LVPECL信号转换模块将第一差分M‑LVDS信号转换为第一差分LVPECL信号，并将第二差分LVPECL信号转换为第二差分M‑LVDS信号；光电转换模块将第一差分LVPECL信号转换为第一光信号进行输出，并将第二光信号转换为第二差分LVPECL信号。本发明提高核电安全级DCS系统站与站之间点对点光通信可靠性。
-
公开(公告)号：CN118484416A
公开(公告)日：2024-08-13
申请号：CN202410548623.6
申请日：2024-05-06
Applicant: 中核控制系统工程有限公司
Abstract: 本发明公开了一种核安全级通信模块光电复用接口电路，涉及核电安全级分布式控制系统通信配套工具技术领域。光电复用接口电路包括：FPGA芯片GTX接口电路、以太网PHY芯片SGMII接口电路、以太网PHY芯片SGMII接口配置电路和SFP接口电路；FPGA芯片GTX接口电路和以太网PHY芯片SGMII接口电路均与SFP接口电路连接。以太网PHY芯片SGMII接口电路还与以太网PHY芯片SGMII接口配置电路连接。本发明能够兼容不同种类的光纤接口电路和网口通信电路的功能。
-
Patent Agency Ranking
公开(公告)号：CN116263665A
公开(公告)日：2023-06-16
申请号：CN202111534736.3
申请日：2021-12-15
Applicant: 中核控制系统工程有限公司
IPC: G06F8/61 , G06F8/65 , G06F9/4401 , G06F9/445 , H04L9/40
Abstract: 本发明属于自动控制技术领域，具体涉及一种DCS平台板卡双路烧写软件的系统和方法。本发明包括系统模块架构设计及系统双路通信操作流程设计，依托控制端计算机，实现控制命令和数据/软件下载通信分离又协同，控制和数据相分离的设计增加了软件烧写过程的可靠性，网络数据单向通信的方式在安全加固的前提下减少了不必要的链路交互，加快了传输效率，基于跨平台开发的控制端一体化软件烧写系统，减少了系统差异带来的开发问题，一键操作的设计减少了软件烧写人工干预的风险，提高了烧写成功率，同时降低了烧写难度。
-
公开(公告)号：CN109828447B
公开(公告)日：2021-01-05
申请号：CN201811603909.0
申请日：2018-12-26
Applicant: 中核控制系统工程有限公司
IPC: G04G7/00 , G06F15/173
Abstract: 本发明涉及一种基于FPGA+ARM架构的网关通信数据对时方法，包括以下步骤：第一步：网关通信模块接收IRIG‑B码并输入到FPGA；第二步：FPGA按照IRIG‑B码编码格式解析BCD进制的时间信息；第三步：进而把天信息转换成月和日信息；第四步：FPGA把BCD进制的时间信息转换成十六进制，并对所有时间信息进行CRC编码；第五步：按照FPGA与ARM共享RAM区的数据格式，FPGA把十六进制时间信息和CRC校验值写入FPGA与ARM可读写操作的共享RAM区；第六步：FPGA在成功解析出完整时间信息ta后才开始计时410ms；第七步：ARM接收到秒脉冲PPSa后，产生中断；第八步：ARM判断秒脉冲PPSa到来时刻是否在1000ms计数器的偏差范围997ms～1000ms内。本发明具有精度高、功耗低、性能稳定、传输快等优点，并能实现较强的抗干扰能力。
-
公开(公告)号：CN106788955B
公开(公告)日：2020-06-19
申请号：CN201611216777.7
申请日：2016-12-26
Applicant: 中核控制系统工程有限公司
IPC: H04L7/00
Abstract: 本发明属于数字通信技术领域，具体涉及适用于核电DCS通信设计的一种四相位高速码元检测方法。包括以下步骤：第一步：用四个时钟采集跳变沿；分别用clk1、clk2、clk3、clk4四个时钟采集跳变沿；第二步：选择最佳时钟，采集码元并输出给解码模块；当编码信号发生跳变时，与码元速率相同的0，90，180，270四个相位的时钟clk1、clk2、clk3、clk4，每个时钟检测到跳变沿的情况不同，根据不同的情况，选择最佳的采样时钟，保证采样速率与编码信号的准确匹配：第三步：若采集到码元跳变，再次选择最佳时钟，选择方法与第二步相同，继续采集码元。本发明与现有技术相比的优点在于：实现简单不需要额外的硬件资源，简单的逻辑就可以实现。
-
公开(公告)号：CN108169557A
公开(公告)日：2018-06-15
申请号：CN201711189115.X
申请日：2017-11-24
Applicant: 中核控制系统工程有限公司
Abstract: 本发明属于脉冲量采集技术领域，具体涉及一种高速脉冲量智能采集的实现方法。脉冲量智能采集包括：时间模式，固定时间计脉冲个数；计数模式，固定脉冲个数计时间；上电时，进入时间模式，此时固定时间为TMAX1，在此时间内采集到的脉冲个数为N，当N>计数阈值NMIN1时，进入计数模式，否则仍重复时间模式的采集过程；在计数模式，当计到计数阈值NMIN2时，所花时间为T，若T>固定时间TMAX2，则进入时间模式，固定时间为TMAX1；若T
-
公开(公告)号：CN108107852A
公开(公告)日：2018-06-01
申请号：CN201711189133.8
申请日：2017-11-24
Applicant: 中核控制系统工程有限公司
IPC: G05B19/418
Abstract: 本发明属于工业控制技术领域，具体涉及一种基于总线架构的算法库实现方法。算法模块库中所有算法块均处于同一总线上，以供算法调度单元调度，完成运算数据的存取，指定算法块的计算；具体包括以下步骤：算法模块库接受算法调度单元的调度，被调度算法块获得总线控制权，启动该算法块运行，从总线中得到输入数据，并将类型转换为需要的格式；每个算法块通过共享运算单元实现逻辑资源复用，同时通过多运算单元实现计算并行化；经过调用共享运算单元和多运算单元之后，得到计算结果，将计算结果转换为输出数据类型的格式，输出至总线，并释放总线控制权。采用总线形式实现不同的算法块之间的调度，运算速度快、运行可靠性高。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.021 seconds)
