一种局部总线结构及数据交互方法

    公开(公告)号:CN105068955A

    公开(公告)日:2015-11-18

    申请号:CN201510427270.5

    申请日:2015-07-20

    CPC classification number: G06F13/4068 G06F13/4081

    Abstract: 本发明提供一种用于核电仪控系统的多FPGA之间数据可靠通讯的局部总线结构,包括主FPGA,两个及两个以上从FPGA,所述主FPGA与从FPGA之间通过全双工并行总线传输数据,其特征在于,所述主FPGA和从FPGA为内嵌黑盒IP核的FPGA;所述主FPGA包括设有CRC(循环冗余校验)的数据处理模块,总线数据收发控制器,I/O模块,从FPGA包括设有CRC的数据处理模块,接收数据双口RAM,发送数据双口RAM,I/O模块。采用本发明的总线结构和方法,解决了多FPGA之间的数据可靠通信的问题,还自定义的总线方式,总线控制器自行编写,满足了核电行业不能用黑盒IP的特定要求。

    一种关键板卡故障预测方法及装置

    公开(公告)号:CN113917313B

    公开(公告)日:2024-08-20

    申请号:CN202111149488.0

    申请日:2021-09-29

    Abstract: 本申请提供一种关键板卡故障预测方法及装置,适用于实现数字化仪控系统功能的板卡,该方法采集待检测板卡所工作的环境参数及所述板卡的电气特性(电压参数和电流参数);根据所述待检测板卡所工作的环境参数及电气特性进行采集方案可行性评估,得到所述可行性评估的评估结果;根据所述可行性评估的评估结果进行空间体积评估,得到所述空间体积评估的评估结果;基于空间约束条件,依据所述可行性评估的评估结果和所述空间体积评估的评估结果,确定故障预测方案进行所述待检测板卡的故障预测。本申请通过在线测量替代离线测量,实时获得板卡的状态便于对板卡进行状态监视,保证产品的安全可靠性的同时,延长板卡测试的周期。

    一种智能运维服务支持系统

    公开(公告)号:CN113759849A

    公开(公告)日:2021-12-07

    申请号:CN202111064261.6

    申请日:2021-09-10

    Abstract: 本申请公开了一种智能运维服务支持系统,包括:智能分散控制系统DCS、智能网关和智能平台。智能平台中部署有DCS健康模型系统。智能DCS用于通过健康参数网络端口将关键健康参数单向传输给智能网关。关键健康参数包括关键硬件健康参数和关键软件健康参数,关键硬件健康参数和关键软件健康参数分别用于监测智能DCS中硬件和软件的健康状态。智能网关用于接收智能DCS发送的关键健康参数,将关键健康参数发送至智能平台。智能平台用于接收智能网关发送的关键健康参数,DCS健康模型系统用于模拟智能DCS,基于关键健康参数对智能DCS进行健康分析和处理,提供智能化运维服务。本申请提供的智能运维服务系统能够为复杂程度高的智能DCS提供智能化运维服务。

    仪控系统中子系统的拒动率验证方法和装置

    公开(公告)号:CN111766848A

    公开(公告)日:2020-10-13

    申请号:CN202010607873.4

    申请日:2020-06-29

    Abstract: 本说明书提供一种仪控系统中子系统的拒动率验证方法和装置,包括:根据子系统的故障严重度权重和故障概率权重计算对应的子权重和调整系数;根据调整系数和平均分配拒动率计算子系统的调整分配拒动率;在子系统的理论计算拒动率小于调整分配拒动率的情况下,对子系统进行测试试验而获得实际故障次数,以及根据测试试验数量、理论计算拒动率和测试置信度获得计算故障次数;根据实际故障次数和计算故障次数判断子系统的理论计算拒动率是否满足要求。因为调整系数体现了各个子系统的故障严重度权重和故障概率权重的特性,所以采用此系数和平均拒动率相乘得到的调整分配拒动率体现了各个子系统的差异。

    一种局部总线结构及数据交互方法

    公开(公告)号:CN105068955B

    公开(公告)日:2018-04-03

    申请号:CN201510427270.5

    申请日:2015-07-20

    Abstract: 本发明提供一种用于核电仪控系统的多FPGA之间数据可靠通讯的局部总线结构,包括主FPGA,两个及两个以上从FPGA,所述主FPGA与从FPGA之间通过全双工并行总线传输数据,其特征在于,所述主FPGA和从FPGA为内嵌黑盒IP核的FPGA;所述主FPGA包括设有CRC(循环冗余校验)的数据处理模块,总线数据收发控制器,I/O模块,从FPGA包括设有CRC的数据处理模块,接收数据双口RAM,发送数据双口RAM,I/O模块。采用本发明的总线结构和方法,解决了多FPGA之间的数据可靠通信的问题,还自定义的总线方式,总线控制器自行编写,满足了核电行业不能用黑盒IP的特定要求。

    核电站优先级管理系统
    30.
    发明公开

    公开(公告)号:CN106875992A

    公开(公告)日:2017-06-20

    申请号:CN201710060230.0

    申请日:2017-01-24

    CPC classification number: Y02E30/40 G21D3/008

    Abstract: 本发明实施例提供一种核电站优先级管理系统。该核电站优先级管理系统包括优先级管理装置,优先级管理装置上连接有硬接线接口、安全级指令接口;优先级管理装置上还通过硬接线接口连接有非安全级通信接口,非安全级通信接口用于与非安全级系统连接并从非安全级系统接收非安全级设备级控制指令。该核电站优先级管理系统集成有硬接线接口、安全级指令接口和非安全级通信接口,方便接收来自各安全等级系统的控制指令,具有良好的工程适用性;而且,通过非安全级通信接口与非安全级系统直接连接,无需接入大量的硬接线,极大地提高了系统在工程实施方面的易用性。

Patent Agency Ranking