-
公开(公告)号：CN104380259B
公开(公告)日：2018-09-21
申请号：CN201280001333.5
申请日：2012-10-17
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F9/50
Abstract: 本发明实施例提供一种降低内存系统功耗的方法和内存控制器，其中，降低内存系统功耗的方法包括：判断内存系统中是否存在访问频度低的动态随机存储DRAM内存模块；在存在访问频度低的DRAM内存模块时，根据该内存系统中工作集的大小将该工作集之外的页面数据转移到非易失性存储器NVM内存模块，该工作集之外的页面数据为预定时间内进程运行所无需访问的页面数据。根据本发明的实施例，将工作集之外的页面数据转移到NVM内存模块，由于NVM内存模块具有非易失和低功耗的特点，因此将DRAM内存模块中存储的部分数据转移到NVM内存模块，可以降低整个内存系统的功耗。
-
公开(公告)号：CN107885671A
公开(公告)日：2018-04-06
申请号：CN201610878743.8
申请日：2016-09-30
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F12/0873
CPC classification number: G06F12/0873
Abstract: 本申请公开了一种非易失性内存NVM的持久化方法和计算设备，内存控制器关联的至少两个内存写指令集合中每个内存写指令集合配置有信用度值，介质控制器关联的至少两个介质写指令集合中每个介质写指令集合配置为信用度值，通过写指令的收发状态和执行状态变更信用度值，多个内存写指令集合各自对应的信用度值与介质控制器中设置的多个介质写指令集合各自对应的信用度值保持同步，内存控制器与介质控制器的信用度值保持同步后，能准确根据信用度值查询写指令是否完成持久化。同时，通过设置多个内存写指令集合，在持久化查询时能实现以内存写指令集合为粒度的局部阻塞，以提高内存控制器的并行处理效率。
-
公开(公告)号：CN103345429B
公开(公告)日：2018-03-30
申请号：CN201310242398.5
申请日：2013-06-19
Applicant: 中国科学院计算技术研究所
Abstract: 本发明公开了一种基于片上RAM的高并发访存加速器及访存方法以及采用该方法的处理器，该访存加速器独立于片上Cache和MSHR，与片上RAM和内存控制器相连，未完成访存请求通过该访存加速器发往内存控制器至内存系统，从而解决通用处理器在互联网和云计算应用中并发访存个数受限的问题，加速高并发访存。
-
公开(公告)号：CN107783727A
公开(公告)日：2018-03-09
申请号：CN201610797658.9
申请日：2016-08-31
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
CPC classification number: G06F3/06 , G06F3/061 , G06F3/0629 , G06F3/0685 , G06F17/3048
Abstract: 本发明实施例提供了一种内存设备的访问方法、装置和系统，实现了对内存设备的异步访问。该系统包含内存控制器和内存设备，内存设备包含介质控制器、存储器和缓存器；介质控制器用于根据接收到的内存控制器的每个访问请求，将每个访问请求所请求的保存在存储器中的数据写入缓存器；内存控制器，用于在向介质控制器发送至少一个访问请求之后，向介质控制器发送查询请求，查询请求用于查询缓存器中是否有数据写入；介质控制器，还用于根据查询请求，确定缓存器中是否有数据写入，若确定缓存器中已有数据写入，向内存控制器发送缓存器中已写入的数据。
-
公开(公告)号：CN106155577A
公开(公告)日：2016-11-23
申请号：CN201510198452.X
申请日：2015-04-23
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
CPC classification number: G06F3/0608 , G06F3/06 , G06F3/0619 , G06F3/065 , G06F3/0656 , G06F12/0215 , G06F12/0623 , G06F13/1673 , G06F13/1689 , G06F13/1694 , G06F13/4234 , G06F2212/1008 , G06F2212/1024 , G06F2213/0064
Abstract: 本发明实施例公开了一种扩展内存的访问方法、设备以及系统。其中，方法包括：接收计算机的处理器系统串行发送的N+1条内存访问请求，每条内存访问请求中访问地址互不相同且都指向同一物理地址，物理地址为待访问数据在所述扩展内存上的存储地址，N≥1且N为整数；在接收到第一条内存访问请求时，向扩展内存发送读取请求，并向处理器返回特定响应消息；在从扩展内存读取待访问数据的过程中，每接收到一条内存访问请求，在经过内存总线协议规定的时延内，向处理器返回特定响应消息，直到待访问数据被写入数据缓冲器；之后，将待访问数据返回给所述处理器系统。
-
Patent Agency Ranking
公开(公告)号：CN105095094A
公开(公告)日：2015-11-25
申请号：CN201410189589.4
申请日：2014-05-06
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F12/02
CPC classification number: G06F12/1027 , G06F3/0608 , G06F3/0619 , G06F3/0647 , G06F3/0652 , G06F3/0664 , G06F3/0685 , G06F12/1009 , G06F2212/1024 , G06F2212/684
Abstract: 本发明实施例提供一种内存管理方法和设备，包括：内存管理器接收内存访问请求，所述内存访问请求携带虚地址；若所述内存管理器在页表缓存TLB和内存中没有查找到所述虚地址对应的页表项，则判断所述虚地址的缺页类型；若所述虚地址的缺页类型为空白页缺页，则所述内存管理器为所述虚地址分配对应的页面，所述空白页缺页是指所述虚地址未被分配对应的页面；所述内存管理器将所述虚地址对应的页表项更新到所述内存和所述TLB中。内存管理器通过判断虚地址的缺页类型，在空白页缺页时并不产生缺页中断，而是为该虚地址分配对应的页面，因此，本实施例的方法能够降低缺页中断发生的次数，从而提高了内存管理效率。
-
公开(公告)号：CN104375946A
公开(公告)日：2015-02-25
申请号：CN201310359560.1
申请日：2013-08-16
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F12/02
Abstract: 本发明公开了一种数据处理的方法，包括：根据读请求所请求读取的数据段的起始地址和数据段长度，计算所述数据段的掩码；按照预置的与所述数据段的地址和掩码关联的等式检测关系，从写请求队列中检测所述数据段；当所述数据段在所述写请求队列中时，按照预置方案从所述写请求队列中获得所述数据段。本发明实施例还提供相应的装置。本发明技术方案可以通过相等比较器来确定读请求所请求的数据段是否在写请求队列中，从而降低了开销，提高了比较速度。
-
公开(公告)号：CN104063281A
公开(公告)日：2014-09-24
申请号：CN201310092264.X
申请日：2013-03-21
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
Abstract: 本发明实施例提供一种调控虚拟机物理内存的方法和装置，以提高物理内存资源的利用率。所述装置包括内存监控器和虚拟机管理模块；内存监控器用于通过获取的访存请求以及基于虚拟机管理模块传送的更新的虚拟机页表信息，获取虚拟机访问特征信息，将虚拟机访问特征信息传递至所述虚拟机管理模块；虚拟机管理模块用于监控到虚拟机的页表改变时，将更新的虚拟机页表信息传送至内存监控器，并基于内存监控器返回的虚拟机访问特征信息执行对虚拟机物理内存的调控。本发明提供的方法可以获得比较准确的物理内存调控的依据，依此依据能够得到比较准确的调控决策，从而能够通过准确调控为虚拟机分配的物理内存来提高物理内存资源的利用率。
-
公开(公告)号：CN103729315A
公开(公告)日：2014-04-16
申请号：CN201210390245.0
申请日：2012-10-15
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F13/36
CPC classification number: H03M7/6011 , G06F9/30138 , G06F9/35 , G06F12/1045 , G06F12/109 , G06F13/385 , G06F17/30153 , G06F2212/6032 , G06F2212/657
Abstract: 本发明实施例提供了一种地址压缩、解压缩的方法、压缩器和解压缩器，能够提高地址的压缩率。其中，该地址压缩的方法包括：压缩器接收第一处理器发送的多个操作请求消息后，根据流号相同的所有操作请求消息携带的地址信息所构成的地址特性，确定所述流号相同的操作请求消息对应的压缩算法，然后根据所述确定的压缩算法，对所述流号相同的操作请求消息携带的地址进行压缩。本发明适用于计算机领域。
-
公开(公告)号：CN103345429A
公开(公告)日：2013-10-09
申请号：CN201310242398.5
申请日：2013-06-19
Applicant: 中国科学院计算技术研究所
Abstract: 本发明公开了一种基于片上RAM的高并发访存加速器及访存方法以及采用该方法的处理器，该访存加速器独立于片上Cache和MSHR，与片上RAM和内存控制器相连，未完成访存请求通过该访存加速器发往内存控制器至内存系统，从而解决通用处理器在互联网和云计算应用中并发访存个数受限的问题，加速高并发访存。
-
-
-
-
-
-
-
-
-
Search Results
53
records
(took 0.032 seconds)
