-
公开(公告)号：CN109903805A
公开(公告)日：2019-06-18
申请号：CN201910139097.7
申请日：2019-02-25
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供的一种存储器片内自测试方法、装置和存储器，通过获取自测试信号后令所述存储器进入自测试状态；在所述存储器中寻找由一或多个连续无故障的所述存储单元构成的满足预设大小的存储区域作为无故障区域；对所述存储器的各存储单元进行测试并将存在故障的存储单元的故障信息存储到所述无故障区域；在自测试结束后将所述无故障区域存储的首地址输出到外部端口以供读取。本发明能够降低了测试成本，而且可以对存储器进行全速测试，增加了测试的故障覆盖率和测试效率，减小了测试的面积开销，能够更加方便及时地发现存储器的问题所在。
-
公开(公告)号：CN109671904A
公开(公告)日：2019-04-23
申请号：CN201811417398.3
申请日：2018-11-26
Applicant: 中国科学院上海微系统与信息技术研究所 , 河南新太行电源股份有限公司
Abstract: 本发明涉及一种锌银电池用锌电极，包括由锌粉、氧化锌粉和添加剂组成的活性物质，该添加剂为氯化汞和/或醋酸汞，其中，锌粉、氧化锌粉和添加剂的质量比为20-25：73-79.5：0.5-2。本发明还提供一种锌银电池用锌电极的制备方法，包括步骤：S1，将锌粉和氧化锌粉在合粉机中混合得到混合锌粉；将添加剂溶解在聚乙烯醇水溶液中，然后加入到混合锌粉中调和成膏状；S2，经涂片、烘干和压片工序，得到锌银电池用锌电极。本发明通过将添加剂替换为氯化汞和/或醋酸汞，由于其可以溶解于聚乙烯醇水溶液中实现分子水平的均匀分散，因此通过化学分散来改善汞的分散均匀性，提高其使用效率，从而在不影响电池性能的前提下降低汞的用量。
-
公开(公告)号：CN106816172B
公开(公告)日：2019-04-19
申请号：CN201710041124.8
申请日：2017-01-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C13/00
Abstract: 本发明提供一种相变存储器的整体擦除装置，主要是在现有相变存储器的基础上单独增加了包含擦除使能开关、字线电压产生电路、擦除电压产生电路、位线擦除开关电路以及字线擦除开关等的整体擦除装置，以避免受二进制独热码译码器的限制，而应用本发明可以在整体擦除使能信号有效时，所有字线擦除开关开启，所有相变存储单元的选通管都开启，再通过位线擦除开关电路把擦除电压传送到位线上，实现相变存储器快速擦除的效果，而有效解决现有技术中，由于相变存储器没有一次整体擦除的功能，使得每次对整个相变存储器进行擦除时都不得不花费很长时间，进行数万次、上百万次甚至更多次的擦除操作的弊端。
-
公开(公告)号：CN108922574A
公开(公告)日：2018-11-30
申请号：CN201810637327.8
申请日：2018-06-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C11/56 , G11C11/4091
Abstract: 本发明提供一种相变存储器的高速数据读出电路及读出方法，所述数据读出电路包括：钳位电路、参考读电流产生电路、目标相变存储单元、参数匹配单元、电压_电流型全差分读电路及比较电路；其中，所述钳位电路通过所述参考读电流产生电路与所述目标相变存储单元所在位线和所述参数匹配单元所在位线连接，所述参考读电流产生电路与所述钳位电路连接，所述目标相变存储单元与所述参考读电流产生电路连接，所述参数匹配单元与所述参考读电流产生电路连接，所述电压_电流型全差分读电路与所述钳位电路连接，所述比较电路与所述电压_电流型全差分读电路连接。通过本发明解决了现有相变存储器数据读出电路的数据读取速度较慢的问题。
-
公开(公告)号：CN107147286A
公开(公告)日：2017-09-08
申请号：CN201710532828.5
申请日：2017-07-03
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H02M3/156 , G01R19/175
CPC classification number: H02M3/156 , G01R19/175 , H02M2001/0009
Abstract: 本发明提供一种开关电源电感的电流过零检测方法、电路及控制方法，包括：基于第一及第二电流采样模块分别获取充磁电压的采样电流及退磁电压的采样电流；基于第一检测电压产生模块产生与充磁电压和占空比导通时间之积成正比的第一检测电压；基于第二检测电压产生模块产生与充磁电压和占空比导通时间之积成正比的第一电压及与退磁电压和占空比截止时间之积成正比的第二电压；基于死区脉冲产生电路检测电流过零点及死区。本发明通过伏秒平衡原理间接取样电感电流过零信号，避免了对小信号的处理，形成控制电路，解决了电流倒灌问题；同时省去系统上的取样电阻；既提高系统的效率，又简化了电源系统的系统方案，提高产品的竞争力。
-
Patent Agency Ranking
公开(公告)号：CN103532400B
公开(公告)日：2016-03-16
申请号：CN201310499989.0
申请日：2013-10-22
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H02M5/458
Abstract: 本发明提供一种基于市电的开关功放电路。该开关功放电路至少包括：用于将市电整流为直流电的整流电路；用于基于所述直流电来提供所需的共模电平的共模电平提供电路；用于基于所述直流电与所述共模电平来分别提供相互对应的正向脉宽信号与反向脉宽信号的PWM波形产生电路；用于基于所述共模电平及正反向脉宽信号来分别生成2路开关信号的开关信号生成电路；以及分别设置有受控开关的2路变压电路，其每一路的受控开关接入1路开关信号，且各自基于各自的开关信号及所述直流电来向负载提供相应方向的电能以驱动负载。本电路集变压和开关类功放于一身，而且系统结构非常简单。并且使用的是开关类功放电路，效率也高。
-
公开(公告)号：CN104282332A
公开(公告)日：2015-01-14
申请号：CN201310290019.X
申请日：2013-07-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C13/00
Abstract: 本发明提供一种具有实时触发器状态保存功能的触发器电路。该触发器电路至少包括：触发器电路本体；连接在所述触发器电路本体输出端的写控制电路，用于基于写信号来传输所述触发器电路本体的状态；包含由相变材料构成的存储单元的存储电路，连接所述写控制电路，用于存储所述触发器电路本体的状态，并基于读信号输出所存储的状态；以及状态恢复电路，连接所述存储电路，用于使所述触发器电路本体的状态恢复至所述存储电路所存储的状态。本发明的电路能随时把触发器的状态保存在存储电路中，也可以在某一特殊指令的控制下保存一个特殊的状态，例如掉电时对触发器状态的保存；上电时，可把保存在存储电路中中的数据读出，使触发器恢复到掉电时的状态。
-
公开(公告)号：CN103532400A
公开(公告)日：2014-01-22
申请号：CN201310499989.0
申请日：2013-10-22
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H02M5/458
Abstract: 本发明提供一种基于市电的开关功放电路。该开关功放电路至少包括：用于将市电整流为直流电的整流电路；用于基于所述直流电来提供所需的共模电平的共模电平提供电路；用于基于所述直流电与所述共模电平来分别提供相互对应的正向脉宽信号与反向脉宽信号的PWM波形产生电路；用于基于所述共模电平及正反向脉宽信号来分别生成2路开关信号的开关信号生成电路；以及分别设置有受控开关的2路变压电路，其每一路的受控开关接入1路开关信号，且各自基于各自的开关信号及所述直流电来向负载提供相应方向的电能以驱动负载。本电路集变压和开关类功放于一身，而且系统结构非常简单。并且使用的是开关类功放电路，效率也高。
-
公开(公告)号：CN102831931A
公开(公告)日：2012-12-19
申请号：CN201110164882.1
申请日：2011-06-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C14/00
Abstract: 本发明提供一种具有掉电数据保持功能的触发器，应用于集成电路系统中，其至少包括：具有数据输出端及数据恢复置位端的双置位端触发单元；用于根据电源电压发出掉电或上电置位信号的电源监测单元；用以生成set或reset信号的信号生成单元；以及相变存储单元，该相变存储单元在掉电时写入与所述set或reset信号相对应的数据至所述存储器中，在上电时，自所述存储器中读出存储的数据并输出给所述双置位端触发单元的数据恢复置位端，以使所述双置位端触发单元恢复掉电数据，藉此发明以实现数据保持所需的操作时间在纳秒量级以及可长时间保持的目的，进而降低高速掉电数据保护电路设计的成本。
-
公开(公告)号：CN101800237B
公开(公告)日：2012-02-15
申请号：CN201010107872.X
申请日：2010-02-09
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/24
Abstract: 本发明揭示了一种相变存储器芯片版图结构，所述相变存储器芯片版图包括第一版图区、第二版图区、第三版图区、第四版图区、第五版图区和第六版图区；第一版图区、第二版图区、第三版图区和第四版图区位于相变存储器芯片版图的中央；第一版图区与第二版图区相连，第二版图区与第三版图区相连，第二版图区与第四版图区相连，第三版图区与第四版图区相连；第五版图区覆盖版图中央、除第一版图区、第二版图区、第三版图区和第四版图区外的其他空白区域；第六版图区均匀分布在相变存储器芯片版图的四周和四角。本发明提出的相变存储器芯片版图结构，芯片版图布局合理，有效减小了压控振荡器噪声以及数字电路的噪声对模拟电路和存储阵列的干扰。
-
-
-
-
-
-
-
-
-
Search Results
67
records
(took 0.099 seconds)
