-
公开(公告)号：CN110390383A
公开(公告)日：2019-10-29
申请号：CN201910554531.8
申请日：2019-06-25
Applicant: 东南大学
Abstract: 本发明公开了一种基于幂指数量化的深度神经网络硬件加速器，涉及深度神经网络卷积计算硬件加速的处理器结构，属于计算、推算、计数的技术领域。硬件加速器包括：AXI-4总线接口、输入缓存区、输出缓存区、权重缓存区、权重索引缓存区、编码模块、可配置状态控制器模块、PE阵列。输入缓存区和输出缓存区设计成行缓存结构；编码器依据有序量化集对权重编码，该量化集存放所有权重量化后的绝对值可能取值。加速器计算时，PE单元从输入缓存区、权重索引缓存区读取数据进行移位计算，将计算结果送至输出缓存区。本发明用移位运算代替浮点乘法运算，降低了对计算资源、存储资源以及通信带宽的要求，进而提高了加速器计算效率。
-
公开(公告)号：CN106301364B
公开(公告)日：2019-03-19
申请号：CN201610724082.3
申请日：2016-08-25
Applicant: 东南大学
Abstract: 本发明公开了一种逐次逼近型模数转换器结构及其低功耗开关方法，相比于传统的全底板采样技术，最高位电容底板采样技术仅需一对栅压自举采样开关，提高了逐次逼近型模数转换器精度的同时，节省了开关面积及其功耗。采用本发明提供的开关方法，在开关切换过程中，前两位的产生不消耗能量，另外，仅使用共模电压作为基准电压，大大减小了开关切换过程中的动态能耗。本发明将冗余位电容纳入电容阵列数模转换器的转换当中，极大减小了电容总面积，进一步降低开关切换能耗。本发明适用于高精度低功耗逐次逼近型模数转换器，具有很好的经济效益。
-
公开(公告)号：CN106100637B
公开(公告)日：2018-10-30
申请号：CN201610414271.0
申请日：2016-06-14
Applicant: 东南大学
IPC: H03L7/18
Abstract: 本发明公开了一种计数器直接控制相位切换的多模可编程分频器结构，包括N/N+1相位切换式双模预分频器、可编程计数器P和吞脉冲计数器S，N/N+1相位切换式双模预分频器输出的预分频信号Fpre同时作为可编程计数器P和吞脉冲计数器S的工作时钟，可编程计数器P输出的分频后信号Fout作为该多模可编程分频器结构的总输出，可编程计数器P输出的复位信号Reset同时作为可编程计数器P和吞脉冲计数器S的复位信号。与传统结构相比，本发明去除了独立的预分频模式控制信号MC和相位选择逻辑电路，直接消除其延时对切换窗口的影响，从而抑制预分频器输出毛刺，保证相位切换时正确分频。
-
公开(公告)号：CN106094507B
公开(公告)日：2018-08-17
申请号：CN201610367374.6
申请日：2016-05-30
Applicant: 东南大学
IPC: G05B11/42
Abstract: 本发明公开了一种节省硬件资源的数字电源模糊自适应PID控制器，包括模糊控制模块和PID控制模块；所述模糊控制模块根据行索引值和列索引值在范围缩小的模糊控制查找表中查找出PID控制模块需要的比例因子，模糊控制模块包括误差信号预处理模块和模糊控制查找表模块：所述误差信号预处理模块根据输入量确定模糊控制查找表的行索引值和列索引值；所述模糊控制查找表模块存储范围缩小的模糊控制查找表，根据输入量的论域范围和量化因子缩小模糊控制查找表的范围。本发明根据模糊控制的输入量化因子及输入语言变量的论域范围缩减了模糊控制查找表的大小，在不影响模糊控制效果的同时可以大大减小控制查找表的大小，节省硬件资源。
-
公开(公告)号：CN106026923B
公开(公告)日：2018-07-17
申请号：CN201610324291.9
申请日：2016-05-16
Applicant: 东南大学
IPC: H03B5/32
CPC classification number: H03B5/1212 , H03B27/00 , H03B2200/0078
Abstract: 本发明公开了一种近阈值低功耗正交压控振荡器，包括振荡器主体电路和自检测偏置电路，将振荡器主体电路中的相位耦合电路和自检测偏置电路中的峰值检测电路结合起来，复用了电流，降低了功耗。本发明的振荡器起振之初工作在较高的偏置电压下，大电流能够使电路快速起振；起振后，四个PMOS管一方面将四路振荡信号的相位差钳制在90°，另一方面检测到峰值电压，控制偏置电路降低偏置点，减少功耗，优化噪声性能。
-
Patent Agency Ranking
公开(公告)号：CN105322968B
公开(公告)日：2018-07-06
申请号：CN201510601416.3
申请日：2015-09-18
Applicant: 东南大学
IPC: H03M3/00
Abstract: 本发明公开了一种应用于ΣΔ模数转换器调制器的动态元件匹配方法，输入的模拟信号与反馈的DAC信号相减，经过环路滤波器，最后经多位内部量化器输出数字信号；多位内部量化器输出的数字信号首先经过旋转数据加权平均方法处理，再经过数模转换器转换后作为反馈的DAC信号；旋转数据加权平均方法中使用到动态元件匹配逻辑电路，通过动态元件匹配逻辑电路对多位反馈数模转换器元件间失配误差进行整形。本发明基于旋转数据加权平均的数字校准方法，从而将原本相对固定的电流源失配或电容失配进行一阶整形，并且抑制与信号相关的谐波量，提高了ΣΔ模数转换器调制器的信噪比。
-
公开(公告)号：CN105071805B
公开(公告)日：2018-06-01
申请号：CN201510518075.3
申请日：2015-08-21
Applicant: 东南大学
Abstract: 本发明公开了一种高速低功耗的2/3双模预分频器，包括两个D触发器，分别记为触发器DFF1和触发器DFF2，触发器DFF1的工作状态受分频模式控制信号MC控制，触发器DFF2的第一级采用动态浮动输入的E‑TSPC电路来提高电路速度，第二级和第三级采用TSPC结构的动态D锁存器来进一步降低功耗；当MC＝1时，触发器DFF1不工作，触发器DFF2正常工作，2/3双模预分频器工作在二分频模式；当MC＝0时，触发器DFF1正常工作，触发器DFF2正常工作，2/3双模预分频器工作在三分频模式。本发明电路结构简单，输出分频信号抖动小，具有较高的工作频率和较宽的分频范围。
-
公开(公告)号：CN107968649A
公开(公告)日：2018-04-27
申请号：CN201711113748.2
申请日：2017-11-13
Applicant: 东南大学
IPC: H03L7/081
CPC classification number: H03L7/081
Abstract: 本发明公开一种高精度数字时间转换器，包括相连接的时序电路和斜坡产生及阈值比较电路。此种技术方案利用先固定时间放电再固定电流充电的方式，使得延迟时间与充放电电容的绝对值无关，只与电流比例及输入频率周期相关。由于电容值随PVT变化较大，而电流比例和输入周期较为精确，本发明相比于传统数字时间转换器具有高精度的特点，可提高DTC的转换精度和可用性。
-
公开(公告)号：CN104639167B
公开(公告)日：2018-01-16
申请号：CN201510059167.X
申请日：2015-02-04
Applicant: 东南大学
IPC: H03M1/12
Abstract: 本发明公开了一种应用于低功耗Pipeline ADC的比较器，相对于传统AB类和传统动态四输入比较器，在不增加额外版图面积的前提下，增加了控制比较器预放大电路偏置电压的辅助电路，所述辅助电路由两个NMOS开关组成，在两相非交叠时钟信号控制下工作。该辅助电路的目的在于，通过控制比较器预放大电路的偏置电压，控制预比较器在复位相和比较相的电流，使得比较器预放大电路在复位相无电流通过，而在比较相加以适当的偏置电压正常工作，从而减小比较器工作周期的平均电流。相比于传统的比较器，本案提出的比较器具有功耗低，特别适用于低功耗Pipeline ADC。
-
公开(公告)号：CN105245190B
公开(公告)日：2017-11-28
申请号：CN201510704598.7
申请日：2015-10-27
Applicant: 东南大学
IPC: H03D7/16
Abstract: 本发明涉及一种无电感跨导增强无源混频器，包含交叉耦合全差分跨导级、双平衡本振开关以及跨阻放大器。该混频器利用无源混频开关对负载阻抗的频率搬移作用，在本振频率处拉低跨导级输出阻抗并构造交流地；本振开关的差分输入端分别接到跨导管的源极和漏极，输入信号在跨导管上形成的抽拉电流被分别注入到开关级的差分对中，相比传统无源混频器可增加近一倍的等效跨导，在同样转换增益和噪声系数指标条件下可显著降低功耗。此外跨导级为全差分结构，可实现对输入共模信号和干扰信号的有效抑制。
-
-
-
-
-
-
-
-
-
Search Results
207
records
(took 0.063 seconds)
