-
公开(公告)号：CN101038498A
公开(公告)日：2007-09-19
申请号：CN200610161587.X
申请日：2006-12-28
Applicant: 东南大学
IPC: G05F3/24
Abstract: 本发明公开了一种低温度系数的、适于在CMOS工艺上实现的CMOS基准电压源。包括启动电路，主偏置电流产生电路，基准电压产生电路；启动电路，主偏置电流产生电路，基准电压产生电路的直流电输入端分别连接直流电源Vdd，主偏置电流产生电路的输入端连接启动电路的输出端，主偏置电流产生电路的第一输出端、第二输出端分别对应连接基准电压产生电路的第一输入端和第二输入端，基准电压产生电路的基准电压输出端输出基准电压。本发明电路中不包含三极管，只包含NMOS管、PMOS管、电阻、电容四种器件，因此，具有结构简单的优点，在CMOS工艺线上实现方便、有效、兼容性好，不存在放大器失调的问题。
-
公开(公告)号：CN101009762A
公开(公告)日：2007-08-01
申请号：CN200710019476.X
申请日：2007-01-26
Applicant: 东南大学
Abstract: 为了解决现有技术中红外焦平面读出电路只有一种读出顺序、且像素单元电路中的积分电容固定的问题，本发明提供一种红外焦平面读出电路，包含行读出顺序选择及行选择信号产生电路(1)、列读出顺序选择及列选择信号产生电路(2)、积分电容可选的像素单元电路(3)、列读出级电路(4)和输出缓冲级(5)。其中行读出顺序控制信号(LS)、行选择输入信号(Lin)接行读出顺序选择及行选择信号产生电路(1)，列读出顺序控制信号(CS)、列选择输入信号(Cin)接列读出顺序选择及列选择信号产生电路(2)。它能够提供四种不同的像素单元读出顺序，同时像素单元的积分电容可选。
-
公开(公告)号：CN1599249A
公开(公告)日：2005-03-23
申请号：CN200410041564.6
申请日：2004-07-30
Applicant: 东南大学
IPC: H03K17/687 , H03K19/0948
CPC classification number: H03K19/0013 , H03K5/1515 , H03K17/162 , H03K2217/0036
Abstract: 低功耗CMOS型高压驱动电路涉及一种作为输出驱动之用的高压驱动电路，在电平转换级的输出端和高压输出级的输入端之间设有输出缓冲级，由一个高压PMOS管和一个高压NMOS管组成，高压PMOS管的源与电源连接，其栅电极作为本级输出缓冲单元的输入端与上一级输出缓冲单元的输出端连接；高压NMOS管的源接地，其栅电极作为第3i时序信号接收端，高压PMOS管的漏与高压NMOS管的漏连接并作为本级输出缓冲单元的输出端且与下一级输出缓冲单元的输入端连接，首级输出缓冲单元的输入端作为输出缓冲级的输入端与电平转换级的输出端连接，末级输出缓冲单元的输出端作为输出缓冲级的输出端与高压输出级的另一个输入端连接。
-
公开(公告)号：CN101587909A
公开(公告)日：2009-11-25
申请号：CN200910032751.0
申请日：2009-06-19
Applicant: 东南大学
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 一种P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管，包括衬底，其上设埋氧化层，埋氧化层上设P型掺杂半导体区，P型掺杂半导体区上设N阱和P型漏区，N阱上设P型源区和N型接触区，P阱表面设栅氧化层且自N阱延伸至P型掺杂半导体区，N阱表面的P型源区、N型接触区和栅氧化层以外区域及P型掺杂半导体区表面的P型漏区以外区域设场氧化层，栅氧化层表面设多晶硅栅且延伸至场氧化层的表面，场氧化层、N型接触区、P型源区、多晶硅栅及P型漏区的表面设氧化层，P型源区、N型接触区、多晶硅栅和P型漏区上连金属层，在N阱和P型漏区之间的P型掺杂半导体区上设上槽区，在P型掺杂半导体区和埋氧化层的接触的地方设下槽区。
-
公开(公告)号：CN101488523A
公开(公告)日：2009-07-22
申请号：CN200910024951.1
申请日：2009-02-27
Applicant: 东南大学
IPC: H01L29/78
Abstract: 一种高压P型绝缘体上硅的金属氧化物半导体管，包括：半导体衬底，在半导体衬底的上面设置有绝缘埋氧层、P型掺杂半导体区和N阱区，而场氧化层，金属层，栅氧化层，多晶硅栅以及氧化层设置在所述器件的表面，其特征在于：在埋氧化层上设有阻断氧化层，所述的阻断氧化层位于栅氧化层的下方，并且在阻断氧化层与栅氧化层之间形成沟道区，在P型掺杂半导体区内设有N型反型层且N型反型层位于P型漏区和P型源区之间的场氧化层的下表面。这种结构能使P型掺杂半导体区与埋氧层相接的界面处感应出的电子集聚在P型掺杂半导体区底部，大大增加了界面处的电荷密度，从而能在较薄的埋氧层上承担较高的纵向耐压。
-
Patent Agency Ranking
公开(公告)号：CN100490497C
公开(公告)日：2009-05-20
申请号：CN200710019476.X
申请日：2007-01-26
Applicant: 东南大学
Abstract: 为了解决现有技术中红外焦平面读出电路只有一种读出顺序、且像素单元电路中的积分电容固定的问题，本发明提供一种红外焦平面读出电路，包含行读出顺序选择及行选择信号产生电路(1)、列读出顺序选择及列选择信号产生电路(2)、积分电容可选的像素单元电路(3)、列读出级电路(4)和输出缓冲级(5)。其中行读出顺序控制信号(LS)、行选择输入信号(Lin)接行读出顺序选择及行选择信号产生电路(1)，列读出顺序控制信号(CS)、列选择输入信号(Cin)接列读出顺序选择及列选择信号产生电路(2)。它能够提供四种不同的像素单元读出顺序，同时像素单元的积分电容可选。
-
公开(公告)号：CN1527400A
公开(公告)日：2004-09-08
申请号：CN03158281.8
申请日：2003-09-22
Applicant: 东南大学
IPC: H01L29/78 , H01L21/336
Abstract: 双栅高压N型金属氧化物半导体管，至少含1个器件单元，该单元含P型衬底，P型衬底上有N型重掺杂埋层，埋层上设N型外延层，外延层上设深N型漏连接层，连接层上方设N型源区，外延层表面的非有元器件区域上设场氧，外延层表面的有源器件区域内设P阱，P阱内设N型源区，N型源区以外有源器件区域上方设多晶硅栅且多晶硅栅与N型源区以外的有源器件区域间设栅氧，场氧、多晶硅栅上方及多晶硅栅下方以外的其他有源器件区域上设氧化层，在N型漏、源区上分别有铝引线，N型源区由N型源和P阱接触层组成，P阱接触层设在N型源之间，外延层有源器件区域内且位于源区和P阱的侧旁设孔，孔内设纵向多晶硅栅，纵向多晶硅栅与孔之间设纵向栅氧化层。
-
公开(公告)号：CN200997402Y
公开(公告)日：2007-12-26
申请号：CN200620165095.3
申请日：2006-12-15
Applicant: 东南大学
Abstract: 本实用新型公开一种兼容性好且能够降低工艺成本的厚栅高压P型金属氧化物半导体管；包括：P型衬底，在P型衬底上设有N型埋层，在N型埋层上设有N型外延层，在N型外延层上设有N型阱和P型漂移区，在N型阱上设有P型源和N型接触孔，在P型漂移区内设有P型漏，在P型源、N型接触孔、N型阱、N型埋层、P型漂移区及P型漏的上方设有氧化层，在P型源及N型接触孔上连接有金属引线，在P型漏上连接有金属引线，在N型阱、P型漂移区、N型外延层与氧化层之间设有场氧化层，该场氧化层自P型源延续至P型漏，在氧化层内设有多晶硅栅且该多晶硅栅位于场氧化层的上方，在多晶硅栅上连接有金属引线。
-
公开(公告)号：CN2731838Y
公开(公告)日：2005-10-05
申请号：CN200420078208.7
申请日：2004-07-30
Applicant: 东南大学
IPC: H03K17/687 , H03K19/0948
Abstract: 低功耗CMOS型高压驱动电路涉及一种作为输出驱动之用的高压驱动电路，在电平转换级的输出端和高压输出级的输入端之间设有输出缓冲级，由一个高压PMOS管和一个高压NMOS管组成，高压PMOS管的源与电源连接，其栅电极作为本级输出缓冲单元的输入端与上一级输出缓冲单元的输出端连接；高压NMOS管的源接地，其栅电极作为第3i时序信号接收端，高压PMOS管的漏与高压NMOS管的漏连接并作为本级输出缓冲单元的输出端且与下一级输出缓冲单元的输入端连接，首级输出缓冲单元的输入端作为输出缓冲级的输入端与电平转换级的输出端连接，末级输出缓冲单元的输出端作为输出缓冲级的输出端与高压输出级的另一个输入端连接。
-
公开(公告)号：CN200941387Y
公开(公告)日：2007-08-29
申请号：CN200620077466.2
申请日：2006-08-14
Applicant: 东南大学
Abstract: 一种线性掺杂的高压N型金属氧化物半导体管，在N型衬底上设有P型阱和N型漂移区，在P型阱内设有P型接触孔和N型源，在N型漂移区内设有N型漏，在P型阱和N型漂移区的上方设有栅氧化层，在栅氧化层上方设有多晶硅栅且多晶硅栅位于P型阱与N型漂移区交界的上方，在栅氧化层及多晶硅栅的上方设有场氧化层，在P型接触孔和N型源上、多晶硅栅上、 N型漏上都接有铝引线，在场氧化层内设有的多晶硅场极板与多晶硅栅连接，N型漂移区由第一、第二、第三、第四区组成，沿N型源至N型漏的方向依次排列，掺杂浓度由大到小依次为第四区、第三区、第二区、第一区。
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.018 seconds)
