-
公开(公告)号：CN1595661A
公开(公告)日：2005-03-16
申请号：CN200410041076.5
申请日：2004-06-24
Applicant: 东南大学
IPC: H01L29/78
Abstract: 本发明公开了一种涉及高压器件的多电位场极板高压N型金属氧化物半导体管，由N型衬底、P型外延层、源、漏、多晶硅栅、场氧化层和氧化层组成，在场氧化层的上方且位于漏和多晶硅栅之间设有多晶硅场极板，该多晶硅场极板与漏连接。本发明引入了与漏端等电位的多晶硅场极板，这样可以使得在多晶硅场极板下方的漂移区表面处于载流子的积累状态，从而大大降低开启态时漏端与多晶硅场极板之间的峰值电场，从而减少漏端载流子的碰撞电离，大大降低Kirk效应(大电流情况下，漏端电场高度聚集而引起的击穿电压降低的效应)，提高了器件的击穿电压和安全工作区。
-
公开(公告)号：CN101217162B
公开(公告)日：2010-06-16
申请号：CN200810019332.9
申请日：2008-01-04
Applicant: 东南大学
IPC: H01L29/78 , H01L29/423 , H01L21/336 , H01L21/28
Abstract: 本发明公开一种高压N型金属氧化物半导体管，包括P型衬底，在P型衬底上设有P型阱和N型漂移区，在P型阱上设有P型接触孔、N型源及场氧化层，在N型漂移区上设有N型漏及场氧化层，其特征在于位于P型阱上方的栅氧化层部分的厚度小于位于N型漂移区上方的栅氧化层部分并由此分别形成薄栅氧化层和厚薄栅氧化层，在P型阱内设有P型杂质注入区且该P型杂质注入区位于薄栅氧化层的下面。本发明还公开了高压N型金属氧化物半导体管的制备方法。本发明有益效果在于大幅降低了鸟嘴区域热载流子注入现象，提高了器件整体寿命；保证器件开启电压、饱和电流等基本电特性和普通结构器件保持一致；具有较好的兼容性。
-
公开(公告)号：CN100369264C
公开(公告)日：2008-02-13
申请号：CN200510094030.4
申请日：2005-08-26
Applicant: 东南大学
IPC: H01L29/78 , H01L21/336
Abstract: 本发明公开了一种用作高压器件的三维多栅高压N型横向双扩散金属氧化物半导体管，包括：P型衬底，在P型衬底上设有氧化层，在氧化层上设有柱状N型漂移区，在氧化层上且位于N型漂移区两端分别相邻设置N型漏和N沟道，在氧化层上且位于与N沟道相邻的位置设有N型源，在N型漂移区的表面包覆有场氧化层，在N沟道的表面包覆有栅氧层，在场氧化层和栅氧层的表面包覆有多晶硅层；本发明具有结构紧凑且能与标准SOI金属氧化物半导体工艺相兼容，在相同的击穿电压下，导通电阻小于传统的高压横向双扩散金属氧化物半导体管的三分之一，而电流密度增加2倍以上等优点。
-
公开(公告)号：CN1270382C
公开(公告)日：2006-08-16
申请号：CN03158280.X
申请日：2003-09-22
Applicant: 东南大学
IPC: H01L27/092 , H01L21/8238 , G09G3/28
Abstract: 平板显示器行扫描驱动芯片用的高压器件结构含P型衬底，上有高压P型横向管和纵向管，其间设深P型隔离环；纵向管含衬底上的上有N型外延层的N型重掺杂埋层，外延层上设场氧化层、P型阱，P型阱内设N型源区和P型接触层；埋层上设深N型连接层，连接层上方设N型漏区及接触层位于场氧化层两侧；外延层上设多晶硅栅，其与外延层之间设栅氧化层，场氧化层、接触层及多晶硅栅上方设氧化层。方法：P型衬底制N型埋层；生长N外延层；制隔离环和连接层；外延层上制P管P型漂移区，制N管P型阱、P型场限环和P管的N型阱和P型缓冲层，P型场限环位于场氧化层下方；长场氧化层；制P管厚栅氧化层及N管薄栅氧化层；氧化层制多晶硅栅和P管场极板。
-
公开(公告)号：CN1763971A
公开(公告)日：2006-04-26
申请号：CN200510094030.4
申请日：2005-08-26
Applicant: 东南大学
IPC: H01L29/78 , H01L21/336
Abstract: 本发明公开了一种用作高压器件的三维多栅高压N型横向双扩散金属氧化物半导体管，包括：P型衬底，在P型衬底上设有氧化层，在氧化层上设有柱状N型漂移区，在氧化层上且位于N型漂移区两端分别相邻设置N型漏和N沟道，在氧化层上且位于与N沟道相邻的位置设有N型源，在N型漂移区的表面包覆有场氧化层，在N沟道的表面包覆有栅氧层，在场氧化层和栅氧层的表面包覆有多晶硅层；本发明具有结构紧凑且能与标准SOI金属氧化物半导体工艺相兼容，在相同的击穿电压下，导通电阻小于传统的高压横向双扩散金属氧化物半导体管的三分之一，而电流密度增加2倍以上等优点。
-
Patent Agency Ranking
公开(公告)号：CN1212674C
公开(公告)日：2005-07-27
申请号：CN03112627.8
申请日：2003-01-08
Applicant: 东南大学
IPC: H01L29/78
Abstract: 本发明公开了一种横向缓冲P型金属氧化物半导体管，包括：P型衬底，在P型衬底上设有N型外延层，在N型外延层上设有P型漂移区、源、N型外延接触孔和场氧化层，在P型漂移区上设有漏和另一场氧化层，在场氧化层、N型外延接触孔、源、N型外延层、另一场氧化层和漏上设有栅氧化层，在栅氧化层上设有多晶栅，在栅氧化层和多晶栅上设有氧化层，在N型外延接触孔及源、多晶栅和漏上分别设有铝引线，在P型漂移区和漏之间设有P型缓冲层。本发明引入了P型缓冲层，P型缓冲层可以减小漏区的电场曲率、降低漏极电流聚集，从而减少漏极碰撞电离和二次击穿现象，提高击穿电压；P型缓冲层还可以降低导通电阻，从而增大工作电流。
-
公开(公告)号：CN1208839C
公开(公告)日：2005-06-29
申请号：CN03112626.X
申请日：2003-01-08
Applicant: 东南大学
Abstract: 本发明公开了一种内置保护N型高压金属氧化物半导体管，包括P型衬底，在P型衬底的上方设有源、P型接触孔、场氧化层、漏和多晶栅，在多晶栅的下面设有栅氧化层，在P型接触孔、源、多晶栅、场氧化层和漏的上方设有氧化层，在P型接触孔及源上设有铝引线、在多晶栅和漏上分别设有铝引线，在P型衬底上方设有N型杂质区，并使漏和场氧化层位于该N型杂质区内，在位于多晶栅末端下方的N型杂质区内设有P型保护阱，且该P型保护阱位于场氧化层的下面。本发明引入了P型保护阱，作为P型内置保护阱可以增大多晶栅末端的电场曲率半径、降低由于多晶栅末端电位突变引起的电场聚集，从而分散了此处表面电场，显著提高了器件击穿电压。
-
公开(公告)号：CN1599249A
公开(公告)日：2005-03-23
申请号：CN200410041564.6
申请日：2004-07-30
Applicant: 东南大学
IPC: H03K17/687 , H03K19/0948
CPC classification number: H03K19/0013 , H03K5/1515 , H03K17/162 , H03K2217/0036
Abstract: 低功耗CMOS型高压驱动电路涉及一种作为输出驱动之用的高压驱动电路，在电平转换级的输出端和高压输出级的输入端之间设有输出缓冲级，由一个高压PMOS管和一个高压NMOS管组成，高压PMOS管的源与电源连接，其栅电极作为本级输出缓冲单元的输入端与上一级输出缓冲单元的输出端连接；高压NMOS管的源接地，其栅电极作为第3i时序信号接收端，高压PMOS管的漏与高压NMOS管的漏连接并作为本级输出缓冲单元的输出端且与下一级输出缓冲单元的输入端连接，首级输出缓冲单元的输入端作为输出缓冲级的输入端与电平转换级的输出端连接，末级输出缓冲单元的输出端作为输出缓冲级的输出端与高压输出级的另一个输入端连接。
-
公开(公告)号：CN1424770A
公开(公告)日：2003-06-18
申请号：CN03112627.8
申请日：2003-01-08
Applicant: 东南大学
IPC: H01L29/78
Abstract: 本发明公开了一种横向缓冲P型金属氧化物半导体管，包括：P型衬底，在P型衬底上设有N型外延层，在N型外延层上设有P型漂移区、源、N型外延接触孔和场氧化层，在P型漂移区上设有漏和另一场氧化层，在场氧化层、N型外延接触孔、源、N型外延层、另一场氧化层和漏上设有栅氧化层，在栅氧化层上设有多晶栅，在栅氧化层和多晶栅上设有氧化层，在N型外延接触孔及源、多晶栅和漏上分别设有铝引线，在P型漂移区和漏之间设有P型缓冲层。本发明引入了P型缓冲层，P型缓冲层可以减小漏区的电场曲率、降低漏极电流聚集，从而减少漏极碰撞电离和二次击穿现象，提高击穿电压；P型缓冲层还可以降低导通电阻，从而增大工作电流。
-
公开(公告)号：CN1424769A
公开(公告)日：2003-06-18
申请号：CN03112626.X
申请日：2003-01-08
Applicant: 东南大学
Abstract: 本发明公开了一种内置保护N型高压金属氧化物半导体管，包括P型衬底，在P型衬底的上方设有源、P型接触孔、场氧化层、漏和多晶栅，在多晶栅的下面设有栅氧化层，在P型接触孔、源、多晶栅、场氧化层和漏的上方设有氧化层，在P型接触孔及源上设有铝引线、在多晶栅和漏上分别设有铝引线，在P型衬底上方设有N型杂质区，并使漏和场氧化层位于该N型杂质区内，在位于多晶栅末端下方的N型杂质区内设有P型保护阱，且该P型保护阱位于场氧化层的下面。本发明引入了P型保护阱，作为P型内置保护阱可以增大多晶栅末端的电场曲率半径、降低由于多晶栅末端电位突变引起的电场聚集，从而分散了此处表面电场，显著提高了器件击穿电压。
-
-
-
-
-
-
-
-
-
Search Results
50
records
(took 0.022 seconds)
