-
公开(公告)号：CN105607893B
公开(公告)日：2019-02-15
申请号：CN201510926897.5
申请日：2015-12-14
Applicant: 上海兆芯集成电路有限公司
IPC: G06F9/38
Abstract: 用以改善在处理器中重新执行加载的装置与方法，该装置包括第一保留站和第二保留站。第一保留站派送第一加载微指令，且若第一加载微指令是指示从多个规定的资源的其中一个而非从内核上的高速缓存上提取操作数的规定的加载微指令，在保留总线进行检测和指示。第二保留站耦接至保留总线，且在第一数量的时钟周期之后，派送和第一加载微指令相依的一或多个新微指令以进行执行，以及若在保留总线上指示了，第一加载微指令是规定的加载微指令，第二保留站缓存新微指令的派送，直到第一加载微指令取得操作数。规定的资源包括经由存储器总线耦接至乱序处理器的系统存储器。
-
公开(公告)号：CN105849813A
公开(公告)日：2016-08-10
申请号：CN201480062554.2
申请日：2014-12-12
Applicant: 上海兆芯集成电路有限公司
CPC classification number: G06F12/0893 , G06F1/3275 , G06F8/66 , G06F9/4403 , G06F12/0811 , G06F12/12 , G06F15/177 , G06F2212/222 , G06F2212/283 , G06F2212/601 , G11C7/20 , G11C17/16 , G11C17/18 , G11C2029/4402
Abstract: 一种装置包括设备编程器(310)、存储装置(1130)和多个核心(332；1101)。设备编程器(310)利用用于布置在管芯(330)上的多个核心(332；1101)的压缩的配置数据来对半导体熔丝阵列(336)进行编程。存储装置(1130)具有每个对应于多个核心中的每一个核心(1101)的多个子存储装置(1131；1132；1133；1134)，其中多个核心中的一个(1101)被配置为在上电/重置之后访问半导体熔丝阵列(336)以进行读取并对配置数据进行解压缩，并且将用于多个核心中的每一个核心(1101)内的一个或多个高速缓存存储器(1102)的多个解压缩的配置数据集合存储在多个子存储装置(1131；1132；1133；1134)中。多个核心每一个都具有睡眠逻辑(1106)，睡眠逻辑(1106)被配置为在功率选通事件之后随后访问多个子存储装置(1131；1132；1133；1134)中的每一个的相应子存储装置，以检索和采用解压缩的配置数据集合来初始化一个或者多个高速缓存(1102)。
-
公开(公告)号：CN105849714A
公开(公告)日：2016-08-10
申请号：CN201480062559.5
申请日：2014-12-12
Applicant: 上海兆芯集成电路有限公司
IPC: G06F15/163
CPC classification number: G06F12/0893 , G06F1/3275 , G06F8/66 , G06F9/4403 , G06F12/0811 , G06F12/12 , G06F15/177 , G06F2212/222 , G06F2212/283 , G06F2212/601 , G11C7/20 , G11C17/16 , G11C17/18 , G11C2029/4402
Abstract: 一种装置包括编程器、存储装置和多个核心。编程器利用压缩的配置数据来对熔丝阵列进行编程。存储装置支持对解压缩的配置数据集合的存储和访问。多个核心中的每一个被耦合到熔丝阵列。核心中的一个在上电/重置之后访问熔丝阵列以对用于一个或多个高速缓存存储器的配置数据集合进行解压缩并且将经解压缩的配置数据集合进行存储。多个核心中的每一个都具有重置逻辑和睡眠逻辑。重置逻辑在上电/重置之后采用解压缩的配置数据集合来初始化一个或者多个高速缓存存储器。睡眠逻辑在功率选通事件之后确定功率被恢复，并且随后访问存储装置以检索和采用解压缩的配置数据集合，来在功率选通事件之后初始化一个或者多个高速缓存。
-
公开(公告)号：CN105607893A
公开(公告)日：2016-05-25
申请号：CN201510926897.5
申请日：2015-12-14
Applicant: 上海兆芯集成电路有限公司
IPC: G06F9/38
CPC classification number: G06F9/3838 , G06F9/30043 , G06F9/3824 , G06F9/3834 , G06F9/3836 , G06F9/3855 , G06F9/3861
Abstract: 用以改善在处理器中重新执行加载的装置与方法，该装置包括第一保留站和第二保留站。第一保留站派送第一加载微指令，且若第一加载微指令是指示从多个规定的资源的其中一个而非从内核上的高速缓存上提取操作数的规定的加载微指令，在保留总线进行检测和指示。第二保留站耦接至保留总线，且在第一数量的时钟周期之后，派送和第一加载微指令相依的一或多个新微指令以进行执行，以及若在保留总线上指示了，第一加载微指令是规定的加载微指令，第二保留站缓存新微指令的派送，直到第一加载微指令取得操作数。规定的资源包括经由存储器总线耦接至乱序处理器的系统存储器。
-
公开(公告)号：CN105511842A
公开(公告)日：2016-04-20
申请号：CN201510930306.1
申请日：2015-12-14
Applicant: 上海兆芯集成电路有限公司
IPC: G06F9/38
CPC classification number: G06F9/3838 , G06F9/30043 , G06F9/3824 , G06F9/3836 , G06F9/384 , G06F9/3855 , G06F9/3861 , G06F9/3808 , G06F9/3814 , G06F9/3869
Abstract: 用以改善在处理器中重新执行加载的装置与方法。一装置包括第一保留站和第二保留站。第一保留站派送第一加载微指令，且若第一加载微指令是指示从规定的资源而非从内核上的高速缓存上提取操作数的规定的加载微指令，在保留总线进行检测和指示。第二保留站耦接至保留总线，且在第一数量的时钟周期后，派送相依的新微指令，以及若在保留总线上指示了第一加载微指令是规定的加载微指令，缓存新微指令的派送，直到第一加载微指令取得操作数。多个规定的资源包括经由存储器总线耦接至乱序处理器的系统存储器，其中规定的加载微指令用以决定系统存储器的写入结合的存储器空间。
-
Patent Agency Ranking
公开(公告)号：CN105573719B
公开(公告)日：2019-03-12
申请号：CN201510927507.6
申请日：2015-12-14
Applicant: 上海兆芯集成电路有限公司
IPC: G06F9/38
Abstract: 用以改善在处理器中重新执行加载的装置与方法。一装置包括第一保留站和第二保留站。第一保留站派送第一加载微指令，且若第一加载微指令是指示多个非内核资源的其中一个的多个规定的加载微指令的其中一个，在保留总线进行检测和指示。第二保留站耦接至保留总线，且在第一加载微指令派送后的第一数量的时钟周期之后，派送和第一加载微指令相依的一或多个新的微指令以进行执行，以及若在保留总线上指示第一加载微指令是多个规定的加载微指令，缓存一或多个新微指令的派送，直到第一加载微指令取得操作数。非内核资源包括不在内核上的高速缓存。
-
公开(公告)号：CN105849714B
公开(公告)日：2019-03-01
申请号：CN201480062559.5
申请日：2014-12-12
Applicant: 上海兆芯集成电路有限公司
IPC: G06F15/163
Abstract: 一种装置包括编程器、存储装置和多个核心。编程器利用压缩的配置数据来对熔丝阵列进行编程。存储装置支持对解压缩的配置数据集合的存储和访问。多个核心中的每一个被耦合到熔丝阵列。核心中的一个在上电/重置之后访问熔丝阵列以对用于一个或多个高速缓存存储器的配置数据集合进行解压缩并且将经解压缩的配置数据集合进行存储。多个核心中的每一个都具有重置逻辑和睡眠逻辑。重置逻辑在上电/重置之后采用解压缩的配置数据集合来初始化一个或者多个高速缓存存储器。睡眠逻辑在功率选通事件之后确定功率被恢复，并且随后访问存储装置以检索和采用解压缩的配置数据集合，来在功率选通事件之后初始化一个或者多个高速缓存。
-
公开(公告)号：CN105468336B
公开(公告)日：2019-02-12
申请号：CN201510929810.X
申请日：2015-12-14
Applicant: 上海兆芯集成电路有限公司
IPC: G06F9/38
Abstract: 用以改善在处理器中重新执行加载的装置与方法。一装置包括第一保留站和第二保留站。第一保留站派送第一加载微指令，且若第一加载微指令是指向多个非内核资源的其中一个的多个规定的加载微指令的其中一个，在保留总线进行检测和指示。第二保留站耦接至保留总线，且在第一数量的时钟周期后，派送和第一加载微指令相依的新微指令，且若第一加载微指令是规定的加载微指令，第二保留站缓存新微指令，直到第一加载微指令取得操作数。非内核资源包括经由联合测试工作群组接口，通过规定的加载微指令被程序化的随机存取存储器，当初始化时，乱序处理器存取随机存取存储器以决定规定的加载微指令。
-
公开(公告)号：CN105849810B
公开(公告)日：2018-08-07
申请号：CN201480062556.1
申请日：2014-12-12
Applicant: 上海兆芯集成电路有限公司
IPC: G11C15/04
CPC classification number: G06F12/0893 , G06F1/3275 , G06F8/66 , G06F9/4403 , G06F12/0811 , G06F12/12 , G06F15/177 , G06F2212/222 , G06F2212/283 , G06F2212/601 , G11C7/20 , G11C17/16 , G11C17/18 , G11C2029/4402
Abstract: 种装置包括设备编程器和存储装置。设备编程器利用用于布置在管芯上的多个核心的压缩的配置数据来对半导体熔丝阵列进行编程。存储装置具有每个对应于多个核心中的每个核心的多个子存储装置,其中多个核心中的个被配置为在上电/重置之后访问半导体熔丝阵列以进行读取并对压缩的配置数据进行解压缩,并且将用于多个核心中的每个核心内的个或多个高速缓存存储器的多个解压缩的配置数据集合存储在多个子存储装置中,并且其中,在功率选通事件之后,多个核心中的每个之随后访问多个子存储装置中的每个的相应子存储装置,以检索和采用解压缩的配置数据集合来初始化个或者多个高速缓存。
-
公开(公告)号：CN105849810A
公开(公告)日：2016-08-10
申请号：CN201480062556.1
申请日：2014-12-12
Applicant: 上海兆芯集成电路有限公司
IPC: G11C15/04
CPC classification number: G06F12/0893 , G06F1/3275 , G06F8/66 , G06F9/4403 , G06F12/0811 , G06F12/12 , G06F15/177 , G06F2212/222 , G06F2212/283 , G06F2212/601 , G11C7/20 , G11C17/16 , G11C17/18 , G11C2029/4402
Abstract: 一种装置包括设备编程器和存储装置。设备编程器利用用于布置在管芯上的多个核心的压缩的配置数据来对半导体熔丝阵列进行编程。存储装置具有每个对应于多个核心中的每一个核心的多个子存储装置，其中多个核心中的一个被配置为在上电/重置之后访问半导体熔丝阵列以进行读取并对压缩的配置数据进行解压缩，并且将用于多个核心中的每一个核心内的一个或多个高速缓存存储器的多个解压缩的配置数据集合存储在多个子存储装置中，并且其中，在功率选通事件之后，多个核心中的每一个之一随后访问多个子存储装置中的每一个的相应子存储装置，以检索和采用解压缩的配置数据集合来初始化一个或者多个高速缓存。
-
-
-
-
-
-
-
-
-
Search Results
36
records
(took 0.035 seconds)
