转译后备缓冲器、操作转译后备缓冲器的方法以及处理器

    公开(公告)号:CN105993003B

    公开(公告)日:2019-04-09

    申请号:CN201480065921.4

    申请日:2014-11-26

    Inventor: 柯林.艾迪

    Abstract: 一种转译后备缓冲器(TLB)。此转译后备缓冲器包含多个项目,其中,各该项目用以保存一地址转译与一区域有效比特向量;其中,该区域有效比特向量的各个比特由一x86指令集架构的进程内容标识符(PCID)的不同值所映射。此转译后备缓冲器还包含一输入,接收一无效化比特向量,其比特对应于该多个项目的该区域有效比特向量的比特。此转译后备缓冲器还包含逻辑,对于该多个项目中对应有该无效化比特向量的一设定比特的各该项目,同时无效化各该项目的该区域有效比特向量的一比特。

    用以改善在处理器中重新执行加载的装置与方法

    公开(公告)号:CN105573723B

    公开(公告)日:2019-02-12

    申请号:CN201510933073.0

    申请日:2015-12-14

    Abstract: 用以改善在处理器中重新执行加载的装置与方法。该装置包括第一保留站和第二保留站。第一保留站派送第一加载微指令,以及若第一加载微指令是指示从规定的资源的其中一个而非从内核上的高速缓存上提取操作数的规定的加载微指令,在保留总线进行检测和指示。第二保留站耦接至保留总线,且在第一数量的时钟周期后,派送和第一加载微指令相依的一或多个新微指令,且若在保留总线上指示了第一加载微指令是规定的加载微指令,缓存新微指令的派送,直到第一加载微指令取得操作数。规定的资源包括输入/输出单元,用以经由对应输入/输出的总线,执行输入/输出操作。

    用以改善在处理器中重新执行加载的装置与方法

    公开(公告)号:CN105549954B

    公开(公告)日:2018-11-27

    申请号:CN201510930176.1

    申请日:2015-12-14

    Abstract: 用以改善在处理器中重新执行加载的装置与方法。一装置包括第一保留站和第二保留站。第一保留站派送第一加载微指令,且若所述第一加载微指令是指向多个非内核资源的其中一个的多个规定的加载微指令的其中一个,在保留总线进行检测和指示。第二保留站耦接至保留总线,且在第一加载微指令派送后的第一数量的时钟周期之后,派送和第一加载微指令相依的一或多个新的微指令以进行执行,且若在保留总线上指示了,第一加载微指令是多个规定的加载微指令的其中一个,第二保留站缓存一或多个新微指令的派送,直到第一加载微指令取得操作数。非内核资源包括经由控制总线耦接至处理器的控制元件。

    用以改善在处理器中重新执行加载的装置与方法

    公开(公告)号:CN105573722B

    公开(公告)日:2018-10-16

    申请号:CN201510932667.X

    申请日:2015-12-14

    Abstract: 用以改善在处理器中重新执行加载的装置与方法。该装置包括第一保留站和第二保留站。第一保留站用以派送第一加载微指令,且若第一加载微指令是指示从多个规定的资源的其中一个而非从内核上的高速缓存上提取操作数的规定的加载微指令,在保留总线进行检测和指示,其中规定的加载微指令要求至少一第一数量的时钟周期以提取所述操作数。第二保留站耦接至保留总线,且在第一加载微指令派送的第一数量的时钟周期后,派送和第一加载微指令相依的一或多个新微指令以进行执行,且若在保留总线上指示了,第一加载微指令是规定的加载微指令,缓存新微指令的派送,直到第一加载微指令取得操作数。

    用于微处理器的动态重设方法

    公开(公告)号:CN104461464B

    公开(公告)日:2018-04-13

    申请号:CN201410768028.X

    申请日:2014-09-19

    Abstract: 本发明提供一种用于微处理器的动态重设方法,该微处理器至少包括指纹单元及动态重设功能单元,该方法包括:接受静态指纹以及指纹产生准则的指纹设定准则表,其中该静态指纹用于优化该微处理器的该动态重设功能单元的配置,其中该静态指纹由工程师辨识用于优化该动态重设功能单元的该配置的程序部分、依据与该程序部分有关的指令串设计该指纹产生准则、并利用该指纹产生准则所产生;当该动态重设功能单元正依据目前配置设定而执行指令时,该指纹单元产生动态指纹并与该静态指纹进行比较;以及当该静态指纹与该动态指纹相符时,重设该动态重设功能单元。

    用以改善在处理器中重新执行加载的装置与方法

    公开(公告)号:CN105511837B

    公开(公告)日:2019-02-15

    申请号:CN201510927185.5

    申请日:2015-12-14

    Abstract: 用以改善在处理器中重新执行加载的装置与方法。该装置包括第一保留站,第二保留站,执行单元。第一保留站,用以派送第一加载微指令,以及若第一加载微指令是指示多个非内核资源的其中一个的规定的加载微指令,用以在保留总线进行检测和指示。第二保留站,耦接至保留总线,且在第一加载微指令派送后的第一数量的时钟周期之后,用以派送和第一加载微指令相依的一或多个新的微指令以进行执行,以及若在保留总线上指示第一加载微指令是规定的加载微指令,第二保留站用以缓存一或多个新微指令的派送,直到第一加载微指令取得操作数。执行单元耦接至所述第一保留站,用以接收和执行第一加载微指令。多个非内核资源包括用以存储配置数据的熔丝阵列。

    用以改善在处理器中重新执行加载的装置与方法

    公开(公告)号:CN105573718B

    公开(公告)日:2019-02-12

    申请号:CN201510926735.1

    申请日:2015-12-14

    Abstract: 用以改善在处理器中重新执行加载的装置与方法。一装置包括第一保留站和第二保留站。第一保留站用以派送第一加载微指令,且若第一加载微指令是指示从多个规定的资源的其中一个而非从内核上的高速缓存上提取操作数的规定的加载微指令,在保留总线进行检测和指示,其中规定的加载微指令包括根据x86特定总线周期的执行所产生的加载指令。第二保留站耦接至保留总线,且在第一加载微指令派送的第一数量的时钟周期后,派送和第一加载微指令相依的一或多个新微指令以进行执行,且若在保留总线上指示了,第一加载微指令是规定的加载微指令,缓存新微指令的派送,直到第一加载微指令取得操作数。

Patent Agency Ranking