公开(公告)号：CN1909246A

公开(公告)日：2007-02-07

申请号：CN200610106399.7

申请日：2006-07-14

Applicant: 三洋电机株式会社

Inventor： 栉山和成 ,  冈田哲也 ,  及川慎

IPC: H01L29/78 ,  H01L29/40 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/7811 ,  H01L24/05 ,  H01L24/06 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L29/66734 ,  H01L29/7397 ,  H01L29/7808 ,  H01L29/7813 ,  H01L2224/02166 ,  H01L2224/04042 ,  H01L2224/05073 ,  H01L2224/05166 ,  H01L2224/05187 ,  H01L2224/05552 ,  H01L2224/05553 ,  H01L2224/05554 ,  H01L2224/05556 ,  H01L2224/05624 ,  H01L2224/0603 ,  H01L2224/45144 ,  H01L2224/48463 ,  H01L2224/48624 ,  H01L2224/49107 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01022 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/19043 ,  H01L2924/00014 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/01074 ,  H01L2924/00

Abstract: 本发明涉及一种绝缘栅型半导体装置及其制造方法。目前，使1层金属电极层与元件区域接触，在该金属电极层上固着接合引线。要降低装置的接通电阻，期望加厚金属电极层的膜厚，但图案形成的精度有限。另外，当采用Au细线作接合引线时，随时间的推移，形成Au/Al共晶层，出现元件区域的层间绝缘膜给以压力的问题。金属电极层为2层。第一电极层如目前以与元件区域吻合的微细的间隔距离形成图案。另一方面，第二电极层只要与第一电极层接触即可，即使间隔距离加宽也没有问题。即，可以使第二电极层形成所希望的膜厚。另外，通过在引线接合区域下方的第一电极层上配置氮化膜，从而即使因Au/Al共晶层引起体积膨胀的情况下，也可以防止其应力传递到元件区域。

公开(公告)号：CN1661807A

公开(公告)日：2005-08-31

申请号：CN200510006102.5

申请日：2005-01-28

Applicant: 三洋电机株式会社

Inventor： 冈田哲也 ,  斋藤洋明

IPC: H01L29/47 ,  H01L29/872

CPC classification number: H01L29/872 ,  H01L29/861

Abstract: 一种半导体装置，目前，肖特基势垒二极管的VF、IR特性具有对调关系，要实现低VF化，就具有不能避免漏泄电流的增大这样的问题。本发明的半导体装置在n-型半导体层上设置到达n+型半导体衬底的柱状p型半导体区域。在施加反向电压时，从p型半导体区域向衬底水平方向扩展的耗尽层埋尽n-型半导体层。即，可抑制在肖特基结界面产生的漏泄电流漏向阴极侧。由于n-型半导体层可将杂质浓度提高至可利用从相邻的p型半导体区域扩展的耗尽层夹断的程度，故可实现低VF化，只要夹断，就可确保规定的耐压。

公开(公告)号：CN1638151A

公开(公告)日：2005-07-13

申请号：CN200410012020.7

申请日：2004-09-28

Applicant: 三洋电机株式会社

Inventor： 冈田哲也 ,  斋藤洋明

IPC: H01L29/872 ,  H01L21/329

CPC classification number: H01L29/66143 ,  H01L29/861 ,  H01L29/872

Abstract: 一种半导体装置，在n－外延层设置p+型半导体层的肖特基势垒二极管中，不考虑IR，可实现低VF，但和通常的肖特基势垒二极管相比，一般VF较高。当适宜地选择肖特基金属层时，可降低VF，但要进一步降低则有限。另一方面，如果降低n－型半导体层的比电阻，虽可实现VF，但仍具有耐压劣化的问题。在可确保规定耐压的第一n－型半导体层上层积比电阻低的第二n－型半导体层。p+型半导体区域与第二n－型半导体层相同或比其深。由此，在可通过耗尽层的夹断抑制IR的肖特基势垒二极管中，可降低VF，且可确保规定的耐压。